| 主权项 |
一种每单元多比特存储装置，其特征在于，所述每单元多比特存储装置包括：存储单元阵列、行地址译码模块、列地址译码模块、读写控制模块、多条第一字线和多条第一位线，其中，所述存储单元阵列包括多个存储单元子阵列，每一子阵列的存储单元的控制栅极耦合至同一条第一字线，每一子阵列的每个存储单元的源极和与其位于同一列的存储单元的源极耦合至同一条第一位线，漏极和与其位于同一列的存储单元的漏极耦合至同一条漏极连接线，所述存储单元除控制栅极、源极、漏极外，还包括半浮栅，且所述半浮栅的掺杂类型与源极、漏极相反；所述半浮栅与漏极掺杂区接触并形成一嵌入式二极管；所述控制栅极延伸至漏极掺杂区上方并覆盖其表面，所述半浮栅、漏极掺杂区及延伸至漏极掺杂区上方的控制栅极形成一嵌入式隧穿场效应晶体管，所述存储单元在多级预定电压作用下产生多种预定电流值，所述多种预定电流值用于表征所述存储单元的多种存储状态；所述行地址译码模块耦合至所述多条第一字线，用于产生行选信号，以及根据所述行选信号选中一条第一字线；所述列地址译码模块耦合至所述读写控制模块，用于产生列选信号，并发送至读写控制模块使其根据所述列选信号选中一条第一位线；所述读写控制模块耦合至所述多条第一位线和所述存储单元的漏极连接线，用于接收所述列选信号和读写指令信号，并根据所述列选信号和读写指令信号控制所述存储单元读出和写入数据。 |
