| 摘要 |
本发明系揭示用于静电保护之装置及其电路。依本发明，用于静电放电保护之装置包括形成在一半导体基体上之第1~第3井孔(well)；一第1装置，其含有一井孔捡拾区(well pick－up region)，一源极(source)区与一双扩散汲极(drain)区，该等区系形成于第1井孔上之预定区域中，及一闸极(gate)，系形成于半导体基体之一预定区域中；一第2装置，其含有一源极区，一双扩散汲极区与一第1活动(active)区，该等区系形成在第2井孔上之预定区域中，及一闸极，系形成在半导体基体之一预定区域中，以及一形成在第3井孔上之一第2活动区；其中该第1装置之闸极、源极区及井孔捡拾区系接至接地垫；而该第1装置之汲极及该第2装置之源极与闸极则接至电源垫；且该第2装置之汲极与第1活动区，及第2活动区系接至I/O垫。因此，单一个ESD保护装置即可应付产生于各I/O胞(cell)中六种模式的ESD应力，因而用以配置ESD保护所须之面积即可减少。 |
