影像感测器中之悬置行读出

摘要

本发明揭示一种影像感测器，其包含具有多个行输出之一个二维像素阵列及连接至各行输出之一输出电路。各输出电路系经组态以操作并行取样及读取操作。一类比前端(AFE)电路处理自该等输出电路输出之像素资料且一AFE时脉控制器发送一AFE时脉信号至该AFE电路以实现该像素资料之处理。一时序产生器输出由一行解码器接收之一行位址序列。在一或多个取样操作期间，该AFE时脉控制器悬置该AFE时脉信号的输出且在该取样操作期间，该时序产生器悬置该行位址序列的输出。该AFE时脉信号及该行位址序列的输出在该取样操作结束时回复。

主权项

一种影像感测器，其包括：一个二维像素阵列，该阵列包含复数个行输出；一输出电路，其连接至各行输出，其中各输出电路系经组态以操作并行取样及读取操作；一行解码器，其电连接至各输出电路；一类比前端(AFE)电路，其用于处理像素资料；一AFE时脉控制器，其用于发送一AFE时脉信号至该AFE电路以实现该像素资料的处理；一时序产生器，其用于输出由该行解码器接收之一行位址序列，其中在一取样操作期间该AFE时脉控制器悬置该AFE时脉信号之输出，且在该取样操作期间该时序产生器悬置该行位址序列之输出且与该取样操作之结束同时或在该取样操作之结束后回复该AFE时脉信号及该行位址序列之输出，且其中悬置该AFE时脉信号及该行位址序列达预定数目之时脉周期；及经组态以选择性地储存来自该AFE电路之该像素资料之一部分之输出的一数位缓冲器。