算术逻辑电路及其运行方法

摘要

本发明涉及集成电路芯片领域，公开了一种算术逻辑电路及其运行方法。本发明中，通过对相位运算单元和条件执行单元的串行化设计，减少了计算正弦和余弦值的CORDIC结构的集成电路面积。通过将串行乘法和除法电路与CORDIC电路复用在一起，进一步减少了集成电路面积。此外还改进了电路中迭代终止的条件，加快了运算速度。

主权项

一种算术逻辑电路，其特征在于，包括：一个相位运算单元，用于将该相位运算单元上一次迭代所得的相位累计值Z_i加上本次迭代的相位增量‑S_itan^‑1(2^‑i)，得到本次迭代的相位累计值Z_i+1，并进行相位符号判断得到Z_i+1的符号位S_i+1，其中S_i是该相位运算单元上一次迭代所得的符号位，i是迭代序号；一个条件执行单元，用于根据所述相位运算单元上一次迭代输出的符号位S_i，对该条件执行单元上一次迭代所得的坐标值X_i和Y_i进行坐标旋转以获得本次迭代的坐标值X_i+1和Y_i+1，其中将Y_i右移i次后与‑S_i相乘，再与X_i相加得到X_i+1，将X_i右移i次后与S_i相乘，再与Y_i相加得到Y_i+1；控制单元，用于对所述相位运算单元和条件执行单元进行复位、设置初始值、并发出启动迭代运算和终止迭代运算的信号；所述相位运算单元判定Z_i+1的符号位S_i+1时，如果Z_i+1是负数，则该相位运算单元判定S_i+1为‑1，如果Z_i+1是正数，则该相位运算单元判定S_i+1为1，如果Z_i+1是零，则该相位运算单元判定S_i+1为0，并且该相位运算单元终止进一步的迭代运算；所述条件执行单元执行所述坐标旋转运算时，如果S_i＝0，则该条件执行单元终止进一步的迭代运算。