发明名称 存储器装置以及控制该存储器装置的存储器控制器
摘要 存储器装置包括:存储胞阵列,其将二维阵列数据存储在通过地址来选择的多个存储单位区域中;内部地址控制部,其基于外部地址来生成用于选择存储单位区域的内部地址;以及译码器,其译码内部地址来选择存储单位区域。并且,多个存储单位区域基于内部地址的低位比特组来存储被排列在二维阵列数据的矩阵中的第一方向上的数据,并基于内部地址的高位比特组来存储被排列在二维阵列数据的矩阵中的第二方向上的数据,内部地址控制部基于用于控制二维阵列数据的至少包括倾斜方向的多个扫描方向的扫描方向控制信号,来依次生成与所述扫描方向对应的内部地址。
申请公布号 CN102292774B 申请公布日期 2014.07.02
申请号 CN200880130151.1 申请日期 2008.06.30
申请人 富士通半导体股份有限公司 发明人 佐藤贵彦
分类号 G06F12/02(2006.01)I;G11C11/401(2006.01)I;G06T1/60(2006.01)I;H04N19/50(2014.01)I 主分类号 G06F12/02(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 11258 代理人 柳春雷
主权项 一种存储器装置,其特征在于,包括:存储胞阵列,其具有通过地址来选择的多个存储单位区域,并将二维阵列数据存储在所述多个存储单位区域中;内部地址控制部,其输入外部地址,并基于所述外部地址来生成用于选择所述存储单位区域的内部地址;以及译码器,其译码所述内部地址来选择所述存储单位区域;其中,所述多个存储单位区域基于所述内部地址的低位比特组来存储被排列在所述二维阵列数据的矩阵中的第一方向上的数据,并基于所述内部地址的高位比特组来存储被排列在所述二维阵列数据的矩阵中的第二方向上的数据,所述内部地址控制部包括:低位地址生成单元,其生成所述内部地址的低位比特组;高位地址生成单元,其生成所述内部地址的高位比特组;以及地址生成单元控制电路,其基于用于控制所述二维阵列数据的扫描方向的扫描方向控制信号来控制所述低位地址生成单元和高位地址生成单元的动作,并且所述内部地址控制部依次生成与所述扫描方向控制信号的扫描方向对应的内部地址,所述地址生成单元控制电路在所述扫描方向控制信号为所述第一方向时,优先使所述低位地址生成单元动作以依次改变所述低位地址,在所述扫描方向控制信号为所述第二方向时,优先使所述高位地址生成单元动作以依次改变所述高位地址,在所述扫描方向控制信号为与所述第一以及第二方向不同的倾斜方向时,使所述低位以及高位地址生成单元并行动作以并行地依次改变所述低位以及高位地址。
地址 日本神奈川县