静态随机存取记忆体（一）;STATIC RANDOM ACCESS MEMORY (1)

摘要

本发明提出一种静态随机存取记忆体(一)，其主要包括一记忆体阵列、复数个控制电路(2)以及一待机启动电路(3)，该记忆体阵列系由复数列记忆体晶胞与复数行记忆体晶胞所组成，每一列记忆体晶胞设置一个控制电路，且每一记忆体晶胞(1)系包括一第一反相器(由一第一PMOS电晶体P1与一第一NMOS电晶体M1所组成)、一第二反相器(由一第二PMOS电晶体P2与一第二NMOS电晶体M2所组成)、一存取电晶体(由第三NMOS电晶体M3所组成)。每一控制单元(2)系连接至对应列记忆体晶胞中之每一记忆体晶胞的该第一NMOS电晶体(M1)的源极以及该第二NMOS电晶体(M2)的源极，以便因应不同操作模式而控制该第一NMOS电晶体(M1)的源极电压以及该第二NMOS电晶体(M2)的源极电压，藉此于写入模式时，可有效防止写入逻辑1困难之问题，于读取模式时，可有效提高读取速度，于待机模式时，可有效降低漏电流，而于保持模式时则可维持原有的电气特性。再者，藉由该待机启动电路(3)的设计，以有效促使静态随机存取记忆体(一)快速进入待机模式，并因而有效提高单埠静态随机存取记忆体之待机效能。