Architektur zum Testen, zur Validierung und zur Fehlerbereinigung

摘要

Eine Vorrichtung und ein Verfahren zum Bereitstellen einer Architektur zum Testen, zur Validierung und zur Fehlerbereinigung werden hierin beschrieben. Auf einer Ziel- oder Basisebene werden Hardwarehaken (Design-For-Test oder DFx) in Siliziumbauteilen angeordnet und in diese integriert. Ein Controller kann einen abstrahierten Zugriff auf solche Haken beispielsweise über eine Abstraktionsschicht, welche Details der Hardware-DFx auf niedriger Ebene abstrahiert, bereitstellen. Zusätzlich stellt die Abstraktionsschicht durch eine Schnittstelle, wie beispielsweise APIs, Dienste, Routinen und Datenstrukturen für Software-/Präsentationsschichten auf höheren Ebenen bereit, welche dazu in der Lage sind, Testdaten für eine Validierung und eine Fehlerbereinigung einer Einheit/Plattform im Test zu sammeln. Ferner stellt die Architektur der Testarchitektur potentiell einen abgestuften sicheren (mehrere Ebenen von sicherem) Zugriff bereit. Zusätzlich kann ein physikalischer Zugriff auf die Testarchitektur für eine Plattform durch das Verwenden eines vereinheitlichten, bi-direktionalen Testzugriffanschlusses vereinfacht werden, wobei auch potentiell ein Fernzugriff erlaubt wird, um ein Testen und eine Fehlerbereinigung eines Bauteils/einer Plattform im Test aus der Ferne zu ermöglichen. Im Wesentlichen wird hierin ein vollständiger Testarchitekturstapel zum Testen, zur Validierung und zur Fehlerbereinigung elektronischer Bauteile, Einrichtungen und Plattformen beschrieben.