发明名称 一种FinFET器件的制造方法
摘要 本发明提供一种FinFET器件的制造方法,包括提供自上而下依次包括硅基体、第一掩埋氧化物层、第一多晶硅层、第二掩埋氧化物层以及硅衬底的基底;在硅基体上形成硬掩膜层;在图案化的硬掩膜层的侧壁上形成间隙壁;以硬掩膜层及间隙壁为掩膜,蚀刻硅基体,以形成凹槽;在硅基体的侧壁上形成背栅栅氧化层;在凹槽中形成背栅栅极,在其顶部形成氧化物层;去除硬掩膜层;去除未被间隙壁和氧化物层遮蔽的硅基体,以形成Fin;在Fin的侧壁上形成前栅栅氧化层;去除未被间隙壁和氧化物层遮蔽的第一掩埋氧化物层;在基底上形成第三多晶硅层,以完全覆盖背栅;图案化多晶硅层,以形成前栅栅极。根据本发明,可以形成具有高密度背栅的FinFET,有效地控制阈值电压V<sub>t</sub>。
申请公布号 CN103855021A 申请公布日期 2014.06.11
申请号 CN201210514156.2 申请日期 2012.12.04
申请人 中芯国际集成电路制造(上海)有限公司 发明人 邓浩
分类号 H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 董巍;高伟
主权项 一种FinFET器件的制造方法,包括:提供自上而下依次包括第一硅基体、第一掩埋氧化物层、第一多晶硅层、第二掩埋氧化物层以及硅衬底的基底;在所述第一硅基体上形成硬掩膜层;图案化所述硬掩膜层,以形成用于蚀刻所述第一硅基体的掩膜;在露出的所述硬掩膜层的侧壁上形成间隙壁;以所述硬掩膜层以及所述间隙壁为掩膜,蚀刻所述第一硅基体,以形成凹槽;在露出的所述第一硅基体的侧壁上形成构成背栅结构的栅氧化层的第一氧化物层;在所述凹槽中形成所述背栅结构的栅极,并在所述栅极的顶部形成第二氧化物层;去除所述硬掩膜层;以所述间隙壁和所述第二氧化物层为掩膜,蚀刻去除未被所述间隙壁和所述第二氧化物层遮蔽的第一硅基体,以形成所述FinFET的Fin;在露出的所述Fin的侧壁上形成构成前栅结构的栅氧化层的第三氧化物层;以所述间隙壁和所述第二氧化物层为掩膜,蚀刻去除未被所述间隙壁和所述第二氧化物层遮蔽的第一掩埋氧化物层;在所述基底上形成第三多晶硅层,以完全覆盖所述背栅结构;图案化所述第三多晶硅层和所述第一多晶硅层,以形成所述前栅结构的栅极。
地址 201203 上海市嘉定区张江路18号