具有自对准端对端导线结构的半导体器件及其制造方法

摘要

本发明公开了具有自对准端对端导线结构的半导体器件以及使用镶嵌技术形成半导体器件的方法，该方法提供了端对端间隔小于60nm而没有形成短路的自对准导线。该方法包括使用至少一个牺牲硬掩模层来生成芯棒并且在该芯棒中形成空隙。该牺牲硬掩模层形成在有利地是绝缘材料的基底材料上方。在一些实施例中，另一个硬掩模层也设置在基底材料上方，并设置在芯棒下方。间隔件材料形成在芯棒的侧面，并且填充空隙。间隔件材料起到掩模的作用，并且执行至少一次蚀刻操作，以将间隔件材料的图案转印到基底材料中。图案化的基底材料包括沟槽和升高部分。使用镶嵌技术在沟槽中形成导电部件。

主权项

一种形成半导体器件的方法，所述方法包括：提供衬底，材料层位于所述衬底上方并且硬掩模层位于所述材料层上方；图案化所述硬掩模层，从而形成至少一条硬掩模线；在所述硬掩模线中形成空隙；在所述衬底上方，包括在所述硬掩模线上方形成间隔件材料，并且填充所述空隙；各向异性地蚀刻部分所述间隔件材料以形成包括沿所述硬掩模线的侧面设置并填充所述空隙但不在所述硬掩模线上方的所述间隔件材料的间隔件图案；以及蚀刻未被所述间隔件图案覆盖的区域中的所述材料层，从而形成包括沟槽的材料层图案。