抗单粒子翻转和单粒子瞬态的可置复位扫描结构D触发器

摘要

本发明公开了抗单粒子翻转和单粒子瞬态的可置复位扫描结构D触发器，目的是解决抗单粒子翻转能力和抗单粒子瞬态能力不高的问题。本发明由缓冲电路、扫描控制缓冲电路、置位缓冲电路、复位缓冲电路、时钟电路、主锁存器、从锁存器和输出缓冲电路组成。主锁存器和从锁存器为冗余加固的锁存器。主锁存器和从锁存器串联，并均与时钟电路、置位缓冲电路、复位缓冲电路连接。主锁存器还与缓冲电路、扫描控制缓冲电路相连，从锁存器还与输出缓冲电路相连。分离主锁存器和从锁存器中互为冗余的C²MOS电路提高了抗单粒子翻转的能力。缓冲器电路使得在持续时间较长的单粒子瞬态脉冲下不发生错误，双模冗余通路进一步增加了抗单粒子瞬态的能力。

主权项

抗单粒子翻转和单粒子瞬态的可置复位扫描结构D触发器，包括时钟电路、扫描控制缓冲电路、复位缓冲电路、主锁存器、从锁存器、输出缓冲电路，其特征在于抗单粒子翻转和单粒子瞬态的可置复位扫描结构D触发器还包括缓冲电路、置位缓冲电路；主锁存器和从锁存器均为冗余加固的锁存器；主锁存器和从锁存器前后串联，并均与时钟电路、置位缓冲电路、复位缓冲电路连接；主锁存器还与缓冲电路、扫描控制缓冲电路相连，从锁存器还与输出缓冲电路相连；有六个输入端和二个输出端；六个输入端分别是时钟信号输入端CK、数据信号输入端D、扫描控制信号输入端SE、扫描数据输入端SI、置位信号输入端SN和复位信号输入端RN；输出端是Q和QN。