发明名称 非易失性半导体存储器装置以及其中的数据读取方法
摘要 本发明涉及非易失性半导体存储器装置以及其中的数据读取方法。一种非易失性半导体存储器装置包括:存储器基元阵列,其具有多个存储器串,每一个所述存储器串具有串联连接的多个存储器基元;以及控制电路,其被配置为执行读取操作以从在所述多个存储器串当中的被选择的存储器串中所包括的所述存储器基元读取数据。在所述读取操作期间,所述控制电路被配置为向不进行所述读取操作的未选择的存储器串中的所述存储器基元中的至少一个存储器基元的栅极施加第一电压,并向不进行所述读取操作的所述未选择的存储器串中的所述存储器基元中的另一存储器基元的栅极施加低于所述第一电压的第二电压。
申请公布号 CN103824596A 申请公布日期 2014.05.28
申请号 CN201410016169.6 申请日期 2010.03.10
申请人 株式会社 东芝 发明人 板垣清太郎;福住嘉晃;岩田佳久
分类号 G11C16/26(2006.01)I;G11C16/24(2006.01)I;H01L27/115(2006.01)I 主分类号 G11C16/26(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 贺月娇;杨晓光
主权项 一种非易失性半导体存储器装置,包括:包括第一存储器串的第一单元,所述第一存储器串包括第一存储器基元和第二存储器基元,所述第一存储器基元和所述第二存储器基元串联电连接;包括第二存储器串的第二单元,所述第二存储器串包括第三存储器基元和第四存储器基元,所述第三存储器基元和所述第四存储器基元串联电连接,所述第二单元不同于所述第一单元;以及控制电路,其被配置为执行读取操作以从所述第一存储器基元读取数据,所述控制电路被配置为,在所述读取操作期间,向所述第三存储器基元的栅极施加第一电压,并向所述第四存储器基元的栅极施加低于所述第一电压的第二电压。
地址 日本东京都