一种多通道串行自适应误码测试装置及其测试方法

摘要

本发明公开了一种多通道串行自适应误码测试装置，包括FPGA模块、接口电路模块、控制接口模块、输出显示模块和控制模块，该FPGA模块包括伪随机码发生模块和多通道串行自适应误码比对模块，该FPGA模块分别连接接口电路模块、控制接口电路模块和输出显示模块，该控制模块连接控制接口模块；其中，该伪随机码发生模块产生多路伪随机码通过接口电路模块发送至与其连接的外部通信链路进行测试，该多路串行自适应误码比对模块接收伪随机码信号，并对接收的数据进行伪随机码码本比对，通过输出显示模块输出比对结果。该自适应误码测试装置结构简单、易于实现，能进行多通道实时误码比对且不受FPGA内部存储资源和缓存资源限制，具有良好的可扩展性和通用性。

主权项

一种多通道串行自适应误码测试装置，其特征在于，包括接口电路模块、FPGA模块、控制接口模块、控制模块和输出显示模块；其中，所述FPGA模块分别连接所述接口电路模块和所述控制接口模块，所述接口电路模块连接一外部通信链路，所述控制模块连接所述控制接口模块，所述输出显示模块连接所述FPGA模块；所述控制模块通过所述控制接口发送控制信号至所述FPGA模块，所述FPGA模块通过所述接口电路模块发送多路伪随机码至所述通信链路供其测试，且所述FPGA模块通过所述接口电路模块接收所述通信链路的测试信号，所述FPGA模块对接收的测试信号进行串行自适应误码测试，并将测试结果发送至所述输出显示模块，由所述输出显示模块显示所述测试结果。