Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor

摘要

Integrierte Schaltungsanordnung (10, 158) mit einem ersten Feldeffekttransistor (T1, T3, T5, T7), der die folgenden Bereiche enthält: einen dotierten ersten Anschlussbereich (S1) eines ersten Dotiertyps, einen undotierten oder gemäß einem vom ersten Dotiertyp verschiedenen zweiten Dotiertyp dotierten Nachbarbereich (20, D3), der an den ersten Anschlussbereich (S1) unter Bildung einer Grenze grenzt und der ein Kanalausbildungsbereich (20) ist, einen elektrisch isolierenden ersten Isolierbereich (GD1, GD3) an der Grenze, und einen ersten Steuerbereich (G1, G3, G7a), der an den ersten Isolierbereich (GD1) grenzt und an der Grenze angeordnet ist, wobei der erste Feldeffekttransistor (T1, T3, T5, T7) ein Tunnel-Feldeffekttransistor (T1, T3, T5, T7) ist, wobei ein an den Nachbarbereich (20) grenzender weiterer Anschlussbereich (D1) vorhanden ist, der gemäß zweitem Dotiertyp dotiert ist, wobei die maximale Dotierstoffkonzentration im weiteren Anschlussbereich (D1) um mindestens eine Zehnerpotenz größer als die maximale Dotierstoffkonzentration im Nachbarbereich (20) ist, einen weiteren Feldeffekttransistor (T2, T4, T6), der einen dotierten dritten Anschlussbereich (S2) und einen dotierten vierten Anschlussbereich (D2) enthält, wobei der dritte Anschlussbereich (S2) und der vierte Anschlussbereich (D2) gemäß dem gleichen Dotiertyp dotiert sind, einen zwischen dem dritten Anschlussbereich (S2) und dem vierten Anschlussbereich (D2) angeordneten undotierten oder gemäß einem anderen Dotiertyp als der dritte Anschlussbereich (S2) dotierten Kanalausbildungsbereich (30, 50), mit einem weiteren Steuerbereich (G2, G4, G6) des weiteren Feldeffekttransistors (T2, T4, T6), mit einem weiteren Isolierbereich (GD2, GD4) des weiteren Feldeffekttransistors (T2, T4, T6), dadurch gekennzeichnet, dass ein Tunnelübergang an der Grenze in Sperrrichtung geschaltet ist.