基于FPGA的ZigBee无线传感网络IP核构建方法

摘要

本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法，属于无线传感网络设备及应用的技术领域。它是由处理器模块、Avalon总线、计数器模块、异步通信模块、无线通信模块、数字频率控制模块、瞬时记忆存储模块、DMA控制模块、电源控制模块等组成。NiosIICPU处理器一端连接到Avalon总线，另外一端连接到调试接口；计数器一端连接到总线上另一端连接到数据控制端；无线通信模块一端连接到发射端控制器另一端连接到总线上。该方法的具体有五大步骤：步骤一：硬核构建；步骤二：硬核功能与逻辑仿真；步骤三：软核构建；步骤四：激励仿真和端口验证；步骤五：生成ZigBee IP核。

主权项

本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法，其特征在于：它是由处理器模块、Avalon总线、计数器模块、异步通信模块、无线通信模块、数字频率控制模块、瞬时记忆存储控制模块、DMA控制模块、电源控制模块等组成。它们之间的信号流向及位置连接如下所述：NiosII CPU处理器一端连接到Avalon总线，另外一端连接到调试接口；计数器模块一端连接到总线上另一端连接到数据控制端；无线通信模块一端连接到发射端控制器另一端连接到总线上。所述的计数器模块由一个8位计数器、一个16位计数器、一个协议地址计数器组成，完成对数据的计数功能，其模块接在总线上可以通过总线控制模块完成对所有流经总线的数据进行计数工作。所述的异步通信模块在发送数据时，所发送的数据之间的时隙可以是任意的，当然，接收端必须时刻做好接收的准备。发送端可以在任意时刻开始发送数据，因此必须在每一个字符的开始和结束的地方加上标志，即加上开始位和停止位，以便使接收端能够正确地将每一个字符接收下来。所述的无线通信模块是整个ZigBee IP核的核心部分，主要由无线存储器、CSMA／CA闸门处理器、无线数据接口等组成，通过Avalon总线与总线仲裁控制模块连接，通过总线控制核CPU控制器对无线通信模块进行控制完成无线通信的目的。所述的数字频率控制模块是对数据进行频率控制的，对于新接收的数据通过此模块完成分频控制，对信号的增益和频率双重控制，达到符合其发送数据的功能，此模块与无线通信模块互通，通过NiosII CPU控制其分频信号最后完成发送。所述的瞬时记忆存储模块是对采集的数据进行瞬时记忆存储的，通过无线通信模块的数据和总线控制模块的数据能瞬时的存储到此模块中在通过NiosII CPU处理通过无线通信模块发送出去。所述的DMA模块用于将传送到模块的信息复制到内存(RAM)，并允许已处理的信息自动从内存移到外部外围装置。便于设备对信号的有储功能。所述的电源控制模块控制整个IP核工作电压与电流，为系统上电做工作。