发明名称 用于多位修正的电路和方法
摘要 本发明涉及用于多位修正的电路和方法。提供了一种电路,包括包含多个存储单元的存储器,其中,所述存储器的所述多个存储单元中的至少一个被配置成采取至少三个不同状态中的一个。该电路还包括被配置成基于二进制值序列来生成多个三进制输出值的第一子电路BT、被配置成基于所述一个或多个状态值将一个或多个三进制状态值变换成二进制辅助读取值的第二子电路LH以及被配置成生成一个或多个二进制校验位的编码器,其中,所述编码器被配置成将所生成的一个或多个校验位中的每一个存储在不同的存储单元中。
申请公布号 CN103793289A 申请公布日期 2014.05.14
申请号 CN201310533144.9 申请日期 2013.10.31
申请人 英飞凌科技股份有限公司 发明人 M.格泽尔;T.柯恩
分类号 G06F11/10(2006.01)I 主分类号 G06F11/10(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 马丽娜;马永利
主权项 一种电路,包括:存储器,包括多个存储单元,其中,所述存储器的所述多个存储单元中的一个或多个均被配置成采取至少三个不同状态中的一个;第一子电路BT,被配置成基于二进制值序列来生成多个输出值,其中,所述多个输出值中的每一个等于至少三个不同基本值中的一个,其中,第一子电路BT被配置成将每个输出值作为状态值存储在一个或多个存储单元中的不同的一个中,其均被配置成采取至少三个不同状态中的一个;第二子电路LH,被配置成从被配置成采取至少三个不同状态中的一个的所述存储单元中的至少一个中的每一个读取状态值,其中,所述状态值是三个不同基本值中的一个,其中,第二子电路LH此外被配置成基于所述存储单元中的至少一个中的每一个的状态值来确定二进制辅助读取值,以及编码器,被配置成基于所述二进制值序列的至少一部分来生成一个或多个二进制校验位,其中,纠错码包括多个代码字,并且其中,所述编码器被配置成生成所述一个或多个二进制校验位,使得当二进制辅助读取值和所述一个或多个二进制校验位无错误时,二进制辅助读取值和所述一个或多个二进制校验位一起形成纠错码的代码字中的一个,其中,所述编码器被配置成将所生成的一个或多个校验位中的每一个存储在存储器的存储单元中的一个或多个中,使得所述一个或多个校验位中的每一个被存储在存储器的存储单元中的不同的一个中,其中,其中存储了校验位的每个存储单元被配置成采取至少两个不同状态中的一个。
地址 德国瑙伊比贝尔格市坎芘昂1-12号
您可能感兴趣的专利