发明名称 |
CMOS制造方法 |
摘要 |
本发明公开了一种CMOS制造方法,包括;在衬底上NMOS区域和PMOS区域形成栅极堆叠结构;在栅极堆叠结构周围形成栅极侧墙;选择性刻蚀PMOS区域衬底,在栅极侧墙两侧形成源漏沟槽;在源漏沟槽中形成第一源漏抬升区;在衬底上NMOS区域和PMOS区域形成盖层。依照本发明的CMOS制造方法,先选择性刻蚀、外延生长PMOS抬升源漏,后全局选择性外延生长NMOS抬升源漏,减少了工艺步骤,降低了成本,提高了器件的可靠性。 |
申请公布号 |
CN103779276A |
申请公布日期 |
2014.05.07 |
申请号 |
CN201210395581.4 |
申请日期 |
2012.10.17 |
申请人 |
中国科学院微电子研究所 |
发明人 |
殷华湘;闫江;陈大鹏 |
分类号 |
H01L21/8238(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 |
代理人 |
陈红 |
主权项 |
一种CMOS制造方法,包括:在衬底上NMOS区域和PMOS区域形成栅极堆叠结构;在栅极堆叠结构周围形成栅极侧墙;选择性刻蚀PMOS区域衬底,在栅极侧墙两侧形成源漏沟槽;在源漏沟槽中形成第一源漏抬升区;在衬底上NMOS区域和PMOS区域形成盖层。 |
地址 |
100029 北京市朝阳区北土城西路3# |