多核高速DAC同步发送IQ调制信号的装置及方法

摘要

本发明公开了一种多核高速DAC同步发送IQ调制信号的装置及方法，其中的装置包括第一、第二互联单元和同步时钟源，第一上位机向第一互联单元发送I、Q两路的同步控制信号，第一数字芯片将该同步控制信号采样后输出同步信号环回给自己，并同时输出该同步信号的反向给第二数字芯片，第一数字芯片配置为收到同步信号为高则从地址0开始读出发送数据，第二数字芯片配置为收到同步信号为低则从地址0开始读出发送数据。本发明，实现了用两套数字芯片连接高速多核DAC作为光通信系统的发送设备，数据能正确的输入多核DAC进行转换，实现最高达到32G/s的采样率，并且IQ两路数据能精准的同步发出，解决了通信系统中的一个重要难题。

主权项

多核高速DAC同步发送IQ调制信号的装置，其特征在于，包括： 第一互联单元，其上设有第一数字芯片和第一高速多核DAC，第一互联单元接收第一上位机发出的第一数字信号，并通过第一数字芯片和第一高速多核DAC转换为第一模拟信号后，输出I路数据； 第二互联单元，其上设有第二数字芯片和第二高速多核DAC，第二互联单元接收第二上位机发出的第二数字信号，并通过第二数字芯片和第二高速多核DAC转换为第二模拟信号后，输出Q路数据； 同步时钟源，输出两路同步时钟信号分别给第一、第二数字芯片和第一、第二高速多核DAC； 第一上位机向第一互联单元发送I、Q两路的同步控制信号，第一数字芯片将该同步控制信号采样后输出同步信号环回给自己，并同时输出该同步信号的反向给第二数字芯片，第一数字芯片配置为收到同步信号为高则从地址0开始读出发送数据，第二数字芯片配置为收到同步信号为低则从地址0开始读出发送数据。