发明名称 三掩膜形成屏蔽栅极沟槽场效应晶体管的方法及器件
摘要 在带有三掩膜屏蔽栅工艺的沟槽中直接接触,本发明提出了一种半导体器件及其制备方法。在半导体衬底上使用沟槽掩膜,刻蚀衬底形成三种不同宽度的沟槽。第一导电材料形成在沟槽底部。第二导电材料形成在第一导电材料上方。绝缘层将第一和第二导电材料分隔开。第一绝缘层沉积在沟槽上方。本体层形成在衬底的顶部。源极形成在本体层中。在沟槽和源极上方使用第二绝缘层。在第二绝缘层上方使用接触掩膜。形成穿过第二绝缘层的源极和栅极接头。源极和栅极金属形成在第二绝缘层上方。
申请公布号 CN102034712B 申请公布日期 2014.04.30
申请号 CN201010294426.4 申请日期 2010.09.20
申请人 万国半导体股份有限公司 发明人 戴嵩山;哈姆扎·耶尔马兹;安荷·叭剌;常虹;陈军
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 上海申新律师事务所 31272 代理人 竺路玲
主权项 一种用于制备屏蔽栅极沟槽半导体器件的方法,其特征在于,包括:步骤a:将沟槽掩膜作为第一掩膜,用于半导体衬底;步骤b:刻蚀半导体衬底,形成晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3),它们的宽度分别为晶体管元沟槽宽度(W1)、栅极沟槽宽度(W2)和源极沟槽宽度(W3),其中源极沟槽(TR3)是最宽和最深的沟槽,源极沟槽宽度(W3)取决于栅极沟槽(TR2)的深度(D2);步骤c:在晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)的底部,制备第一导电材料,以形成源极电极;步骤d:在晶体管元沟槽(TR1)和栅极沟槽(TR2)中的第一导电材料上方,制备第二导电材料,以形成栅极电极,其中第一和第二导电材料相互分离,并通过绝缘材料,与半导体衬底分离;步骤e:在晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)上方,沉积第一绝缘层,其中用绝缘物填满源极沟槽(TR3)的顶部;步骤f:在衬底的顶部,制备一个本体层;步骤g:在本体层的顶部,制备一个源极层;步骤h:在晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)以及源极层的上方,制备第二绝缘层;步骤i:在第二绝缘层上方,运用接触掩膜作为第二掩膜;步骤j:在源极沟槽(TR3)中形成源极电极接触,在栅极沟槽(TR2)中形成栅极电极接触,并形成源极和本体接触到半导体衬底;以及步骤k:运用一个金属掩膜作为第三掩膜,在第二绝缘层上方,制备源极金属和栅极金属。
地址 美国加利福尼亚州桑尼维尔奥克米德大道475号
您可能感兴趣的专利