发明名称 TS-IP路由模块及广播路由系统
摘要 本发明提供一种TS-IP路由模块及包括该路由模块的广播路由系统,该TS-IP路由模块配置于基于TS流调制解调的无线星型非对称网络中的中心节点和多个分节点内,TS-IP路由模块包括TS流数据FPGA处理模块、嵌入式路由处理模块以及电源时钟管理模块,嵌入式路由处理模接收来自应用层的IP数据包,并将IP数据包拆包、重组后形成标准TS包,然后传输至TS流数据FPGA处理模块,经过时序控制和缓冲处理后,输出至TS解调模块的接口,实现与TS解调模块的数据交互;TS流数据FPGA处理模块接收输入的TS码流,经过时序控制和缓存处理后以TS包格式传输至嵌入式路由处理模块,嵌入式路由处理模块根据TS包中的控制字来完成IP数据包的恢复,并输出至应用层。
申请公布号 CN103763749A 申请公布日期 2014.04.30
申请号 CN201310660957.4 申请日期 2013.12.06
申请人 中国人民解放军理工大学 发明人 史焱;李江华;续欣;贾跃伟
分类号 H04W40/02(2009.01)I;H04L12/761(2013.01)I 主分类号 H04W40/02(2009.01)I
代理机构 南京理工大学专利中心 32203 代理人 朱显国
主权项 一种TS‑IP路由模块,配置于基于TS流调制解调的无线星型非对称网络中的中心节点和多个分节点内,每个分节点配置有一TS调制模块和TS解调模块,中心节点配置有一TS调制模块和与分节点对应的多个TS解调模块,其特征在于,该TS‑IP路由模块包括TS流数据FPGA处理模块、嵌入式路由处理模块以及电源时钟管理模块,TS流数据FPGA处理模块与嵌入式路由处理模块之间通过并行数据总线PIO接口连接,其中:电源时钟管理模块提供TS流数据FPGA处理模以及嵌入式路由处理模块的电源供应和时钟信号;嵌入式路由处理模接收来自应用层的IP数据包,并将IP数据包拆包、重组后形成标准TS包,然后传输至TS流数据FPGA处理模块,经过时序控制和缓冲处理后,输出至所述TS解调模块的接口,实现与该TS解调模块的数据交互;TS流数据FPGA处理模块接收输入的TS流数据,经过时序控制和缓存处理后以TS包格式传输至嵌入式路由处理模块,嵌入式路由处理模块根据TS包中的控制字来完成IP数据包的恢复,并输出至应用层。
地址 210007 江苏省南京市秦淮区后标营路88号