发明名称 |
适用于微处理器的装置及方法 |
摘要 |
一种适用于微处理器的装置和方法,其中该微处理器的指令集架构包含可变数目的前置字节,该装置用以有效地自一指令字节串流中提取指令,该装置包含:一解码逻辑单元,用以对该指令字节串流中多个指令的每一指令判断其操作码字节,其中该操作码字节为相应的该指令的第一非前置字节,该解码逻辑单元还累积该多个指令的每一指令的前置消息至相应的该操作码字节;一队列,耦接至该解码逻辑单元,用以暂存该指令字节串流及该累积前置消息;及一提取逻辑单元,耦接至该队列,用以于一时钟周期内,自该队列提取该多个指令,其不受该多个指令的每一指令中的前置字节数目所影响。 |
申请公布号 |
CN101853148B |
申请公布日期 |
2014.04.23 |
申请号 |
CN201010185661.8 |
申请日期 |
2010.05.19 |
申请人 |
威盛电子股份有限公司 |
发明人 |
汤玛斯·C·麦当劳;约翰·L·唐肯 |
分类号 |
G06F9/30(2006.01)I;G06F9/38(2006.01)I |
主分类号 |
G06F9/30(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
钱大勇 |
主权项 |
一种适用于微处理器的装置,该微处理器的指令集架构包含可变数目的前置字节,该装置用以有效地自一指令字节串流中提取指令,该装置包含:一解码逻辑单元,用以对该指令字节串流中多个指令的每一指令判断其操作码字节,其中该操作码字节为相应的该指令的第一非前置字节,该解码逻辑单元还累积该多个指令的每一指令的前置消息至相应的该操作码字节,每一指令的前置消息表示解码的单一对应的指令字节的前置值;一队列,耦接至该解码逻辑单元,用以暂存该指令字节串流及该累积前置消息;及一提取逻辑单元,耦接至该队列,用以于一时钟周期内,自该队列提取该多个指令,其不受该多个指令的每一指令中的前置字节数目所影响,其中上述的提取逻辑单元于提取该多个指令时,提取该累积前置消息,而非提取每一指令的前置字节。 |
地址 |
中国台湾台北县 |