发明名称 |
一种序列生成器及其设计方法 |
摘要 |
本发明提供一种序列生成器及其设计方法,应用于集成电路设计领域:时钟与转换控制模块通过序列缓冲与生成模块缓存特定序列并配置序列生成通路的启动;所述序列缓冲与生成模块中的特定序列由序列生成控制寄存器的控制生成发送序列;经过序列选择与控制模块时,由序列选择控制寄存器控制选择目标序列进行输出。本发明解决了高速串行数据传输通道测试难度大的问题,可以快速有效的在芯片内部控制生成特定的传输序列并且在初始化阶段可以控制生成并传输特定的初始化序列。 |
申请公布号 |
CN103713880A |
申请公布日期 |
2014.04.09 |
申请号 |
CN201410003647.X |
申请日期 |
2014.01.03 |
申请人 |
浪潮(北京)电子信息产业有限公司 |
发明人 |
王恩东;胡雷钧;李仁刚 |
分类号 |
G06F7/58(2006.01)I |
主分类号 |
G06F7/58(2006.01)I |
代理机构 |
北京安信方达知识产权代理有限公司 11262 |
代理人 |
王丹;栗若木 |
主权项 |
一种序列生成器设计方法,其特征在于,包括以下步骤:时钟与转换控制模块通过序列缓冲与生成模块缓存特定序列并配置序列生成通路的启动;所述序列缓冲与生成模块中的特定序列由序列生成控制寄存器的控制生成发送序列;经过序列选择与控制模块时,由序列选择控制寄存器控制选择目标序列进行输出。 |
地址 |
100085 北京市海淀区上地信息路2号2-1号C栋1层 |