发明名称 半导体集成电路装置
摘要 本发明涉及一种半导体集成电路装置。在由第二多晶Si膜形成的熔丝元件之间设置由第一多晶Si膜形成的虚熔丝,并且在虚熔丝上设置氮化膜,从而消除由多晶Si膜形成的熔丝元件的有无引起的层间膜的阶梯差,防止熔丝开口区域的内侧面与内部元件侧的吸湿性的SOG膜相连,谋求进一步提高可靠性。从而提高具有进行激光修整加工的熔丝元件的半导体集成电路装置的可靠性。
申请公布号 CN103715173A 申请公布日期 2014.04.09
申请号 CN201310455031.1 申请日期 2013.09.30
申请人 精工电子有限公司 发明人 南志昌
分类号 H01L23/525(2006.01)I 主分类号 H01L23/525(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 何欣亭;汤春龙
主权项 一种半导体集成电路装置,具有:半导体衬底;元件分离绝缘膜,设于所述半导体衬底的表面;多个虚熔丝,由在所述元件分离绝缘膜上隔开间隔配置的第一多晶硅形成;氮化硅膜,覆盖所述多个虚熔丝;熔丝元件,由隔着所述氮化硅膜在所述多个虚熔丝之间配置的第二多晶硅形成;绝缘膜,配置在所述熔丝元件以及所述多个虚熔丝上;密封件,隔着所述绝缘膜,在所述熔丝元件以及所述多个虚熔丝上无缝隙地配置;第一布线层,经由设于所述绝缘膜的连接孔连接于所述熔丝元件;第一金属间绝缘膜以及SOG膜以及第二金属间绝缘膜,在所述第一布线层与在其上方配置的第二布线层之间配置;保护膜,设于所述第二金属间绝缘膜上;以及开口区域,选择性地去除所述保护膜并在所述熔丝元件的上方设置,用于容易地实施熔丝切断。
地址 日本千叶县千叶市