COMPARATEUR INTEGRE A HYSTERESIS, EN PARTICULIER REALISE DANS UNE TECHNOLOGIE FD SOI
摘要
<p>L'hystérésis est obtenue par la différence de tension de seuil entre des transistors MOS (T5, T6) ayant leur caissons (CS5, CS6) directement polarisés par les sorties de signal (NOUT, OUT) de l'étage de sortie.</p>
