发明名称 |
基于进位节省加法器的低延时CORDIC三角函数实现的方法及装置 |
摘要 |
本发明公开一种基于进位节省加法器的低延时CORDIC三角函数实现的方法及装置,方法步骤为:1)对X、Y、Z数据通路进行初始化;2)对Z数据通路进行旋转方向预测,输出给X、Y数据通路;将X、Y数据通路的前N/2次迭代压缩为N/8级,每级采用进位节省加法器在一拍内完成迭代;3)对X、Y数据通路的后N/2次采用进位节省加法器进行并行迭代;装置包括初始化模块、旋转方向预测模块、迭代压缩模块和并行迭代模块,迭代压缩单元和并行迭代单元均采用进位节省加法器。本发明具有硬件开销小、周期短、延时短、吞吐率大、精度高的优点。 |
申请公布号 |
CN103677737A |
申请公布日期 |
2014.03.26 |
申请号 |
CN201310444469.X |
申请日期 |
2013.09.26 |
申请人 |
中国人民解放军国防科学技术大学 |
发明人 |
陈书明;邓子椰;雷元武;彭元喜;万江华;刘宗林;陈海燕;陈胜刚;刘胜;马胜;吴虎成;罗恒;陈小文;孙书为;田甜;彭浩;陈际阳 |
分类号 |
G06F7/544(2006.01)I |
主分类号 |
G06F7/544(2006.01)I |
代理机构 |
湖南兆弘专利事务所 43008 |
代理人 |
周长清 |
主权项 |
一种基于进位节省加法器的低延时CORDIC三角函数实现的方法,其特征在于,步骤为:(1)输入角度值并对X、Y和Z数据通路进行初始化,输出各数据通路的初始化数据,三角函数的数据精度为N位;(2)Z数据通路接收输出的Z数据通路初始化数据,预测N次CORDIC迭代的旋转方向,输出给X、Y数据通路;X、Y数据通路接收X、Y数据通路的初始化数据及Z数据通路输出的前N/2次CORDIC迭代的旋转方向,将前N/2次CORDIC迭代压缩为N/8级,每级迭代压缩过程采用进位节省加法器在一拍内完成4次迭代,得到前N/2次CORDIC迭代结果;(3)X、Y数据通路根据前N/2次CORDIC迭代结果及Z数据通路输出的后N/2次CORDIC迭代的旋转方向,将X、Y数据通路的后N/2次CORDIC迭代展开,采用进位节省加法器进行并行迭代,输出最终的CORDIC迭代结果作为三角函数值。 |
地址 |
410073 湖南省长沙市砚瓦池正街47号中国人民解放军国防科学技术大学计算机学院微电子与微处理器研究所 |