发明名称 半导体装置及其制造方法
摘要 提供一种耐性高、使制造成品率提高的半导体装置。实施方式的半导体装置具备:第1导电型的第1半导体层;设置在第1半导体层之上的第2导电型的第2半导体层;设置在第2半导体层之上的第1导电型的第1半导体区域;与设置在第2半导体层之上的第1半导体区域相接的第2导电型的第2半导体区域,第2半导体区域具有比第2半导体层高的杂质元素浓度;隔着第1绝缘膜而与第1半导体区域、第2半导体层、以及第1半导体层相接的第1电极;隔着第2绝缘膜而与第2半导体区域相接的第2电极;与第1半导体区域以及第2半导体区域连接的第3电极;以及与第1半导体层电连接的第4电极。
申请公布号 CN103681853A 申请公布日期 2014.03.26
申请号 CN201310053696.X 申请日期 2013.02.19
申请人 株式会社东芝 发明人 野津哲郎
分类号 H01L29/78(2006.01)I;H01L29/40(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 杨谦;房永峰
主权项 一种半导体装置,具备:第1导电型的第1半导体层;第2导电型的第2半导体层,设置在上述第1半导体层之上;第1导电型的第1半导体区域,设置在上述第2半导体层之上;第2导电型的第2半导体区域,与设置在上述第2半导体层之上的上述第1半导体区域相接,具有比上述第2半导体层高的杂质元素浓度;第1电极,经由第1绝缘膜与上述第1半导体区域、上述第2半导体层以及上述第1半导体层相接;第2电极,经由第2绝缘膜与上述第2半导体区域相接;第3电极,与上述第1半导体区域以及上述第2半导体区域连接;第4电极,与上述第1半导体层电连接;以及一对第5电极,经由第3绝缘膜夹持上述第1半导体层、上述第1电极、以及上述第2电极,上述一对第5电极各自排列的方向上的上述第1半导体区域的第一宽度和上述方向上的上述第2半导体区域的第二宽度相同,上述第2半导体区域的下端和上述第1半导体层的下表面之间的第一长度,比上述第2电极的下端和上述第1半导体层的下表面之间的第二长度短。
地址 日本东京都