芯片测试电路及其形成方法

摘要

发明提供了一种芯片测试电路及其形成方法和使用所述测试电路的测试方法，其中所述芯片测试电路包括：至少一层测试结构，每一层测试结构包括：第一测试层，包括多个相互电连接的第一导电块；第二测试层，所述第二测试层位于所述第一测试层的下方或者上方，且所述第二测试层包含多个环状结构，所述环状结构和所述第一导电块一一对应，每个所述环状结构包括位于中心的第二导电块和位于外环的第三导电块、位于所述第二导电块和第三导电块之间的介质材料；以及多个第一导电插塞，用于电连接所述第一导电块和与其对应的第二导电块。所述芯片测试电路不仅能反映芯片的实际结构，而且能提高芯片封装前测试的精准度。

主权项

一种芯片测试电路，其特征在于，包括：至少一层测试结构，所述至少一层测试结构呈堆叠排列，且相邻测试结构之间形成有层间介质层，每一层测试结构包括：第一测试层，所述第一测试层包括多个相互电连接的第一导电块；第二测试层，所述第二测试层位于所述第一测试层的下方或者上方，且所述第二测试层包含多个环状结构，所述环状结构和所述第一导电块一一对应，每个所述环状结构包括位于中心的第二导电块和位于外环的第三导电块、位于所述第二导电块和第三导电块之间的介质材料，且多个所述第三导电块之间相互电连接；以及多个第一导电插塞，所述第一导电插塞位于所述第一测试层和第二测试层之间，用于电连接所述第一导电块和与其对应的第二导电块，每一层第一测试层和每一层第二测试层都分别对应被测芯片的一层金属层。