伪随机码电法仪

摘要

本实用新型公开了一种伪随机码电法仪，包括发射机和接收机，发射机包括FPGA处理模块、稳流源模块和ADC数据采集模块，FPGA处理模块包括主控CPU和与之连接的用于时序控制的FPGA，稳流源模块包括依次连接的驱动电路、稳流电源和标准电阻，ADC数据采集模块包括依次连接的运算放大器、差分放大器、ADC、双口RAM、DSP，还包括用于算法集成的CPLD，所述CPLD分别与ADC、双口RAM和DSP连接，所述FPGA通过同步接口与CPLD连接，所述DSP连接有RAM，且通过USB控制器连接在PC上位机上，接收机包括依次连接的SMA接头、运算放大器、差分放大器、ADC、FPGA和DSP，还包括分别与FPGA和DSP连接的主控CPU，DSP通过USB MCU模块连接在PC上位机上。本实用新型提供的伪随机码电法仪抗干扰能力强，勘探效率高，可以适应复杂环境。

主权项

伪随机码电法仪，其特征在于，包括发射机和接收机：发射机包括FPGA处理模块、稳流源模块和ADC数据采集模块：FPGA处理模块包括主控CPU和与之连接的用于时序控制的FPGA；稳流源模块包括依次连接的驱动电路、稳流电源和标准电阻；ADC数据采集模块包括依次连接的运算放大器、差分放大器、ADC、双口RAM、DSP，还包括用于算法集成的CPLD，所述CPLD分别与ADC、双口RAM和DSP连接，所述FPGA通过同步接口与CPLD连接，所述DSP连接有RAM，且通过USB控制器连接在PC上位机上；接收机包括依次连接的SMA接头、运算放大器、差分放大器、ADC、FPGA和DSP，还包括分别与FPGA和DSP连接的主控CPU，DSP通过USB MCU模块连接在PC上位机上；FPGA即现场可编程门阵列，ADC即模/数转换器，双口RAM即先进先出缓存，DSP即数字信号处理器，CPLD即复杂可编程逻辑器件，USB MCU即USB通讯专用单片处理器。