深海原位观测站采集控制电路

摘要

本发明涉及一种深海原位观测站采集控制电路。本发明包括电源电路、时钟电路、继电器电路、模拟信号采集电路、SD电路、串口电路、主控电路及主控芯片附带复位电路。主控芯片控制继电器电路使各传感器上电，等待传感器数据并进行采样，采集时钟芯片的时钟信息，按照数据格式存储SD卡。数据采集间隔和数据传输间隔信息存在SD卡中的配置文件。本发明综合利用了精准定时技术、微功耗控制技术、大容量存储技术和可靠处理技术，提供了数字RS232、RS485和模拟电压等不同接口传感器的电源控制，传感数据的定时采集、存储与发送，具有定时采集电池电压功能，用以维护深海原位观测站整体的正常运行。

主权项

深海原位观测站采集控制电路，包括电源电路、时钟电路、继电器电路、模拟信号采集电路、SD电路、串口电路、主控电路及主控芯片附带复位电路，其特征在于：所述的电源电路包括电源芯片U1、U2、U3，自恢复保险丝F1，两脚接插件P1，二极管D1、D2、D3，发光二极管LED1，电阻R0，R1、R2，电解电容C1、C2，瓷片电容C3、C4、C5、C6、C7、C8、C9，电感L1、L2；电源芯片U1的引脚1与二极管D1的阴极相连，二极管D1的阳极与自恢复保险丝F1的一端和二极管D2的阴极相连，二极管D2的阳极接地GND，自恢复保险丝F1的另一端与两脚接插件P1的引脚2相连，两脚接插件P1的引脚1接地GND；电源芯片U1的引脚1与电解电容C1的正极和贴片电容C3的一端相连，电解电容C1的负极和贴片电容C3的另一端接地GND；电源芯片U1的引脚3、5接地GND；电源芯片U1的引脚4接VCC；电源芯片U1的引脚2与电感L1的一端和二极管D3的阴极相连，二极管D3的阳极接地GND；电感L1的另一端接电解电容C2的正极和电容C4的一端，电解电容C2的负极和电容C4的另一端接地GND；电解电容C2的正极接VCC和发光二极管LED1的正极，发光二极管LED1的阴极接地GND；电源芯片U2的引脚3接VCC和贴片电容C5的一端，贴片电容C5的另一端接地GND；电源芯片U2的引脚1接地GND；电源芯片U2的引脚2接VDD和贴片电容C6的一端，贴片电容C6的另一端接地GND；电源芯片U2的引脚2与电感L2的一端相连，电感L2的另一端接VDDA，VDDA接贴片电容C7、C8的一端和电阻R2的一端，贴片电容C7和贴片电容C8的另一端通过电阻R0接地GND，电阻R2的另一端接V_REF，V_REF接电源转换芯片U3的引脚1、8和贴片电容C9的一端，贴片电容C9的另一端接地GND；电源芯片U3的2、3、6、7脚接地GND；所述的时钟电路包括时钟芯片U4，三个电阻R3、R4、R5，三个瓷片电容C10、C11、C12，一个晶振Y1；时钟芯片U4的引脚1与贴片电容C10和晶振Y1的一端相连，贴片电容C10的另一端接地GND，晶振Y1的另一端与时钟芯片U4的引脚2和贴片电容C11的一端相连，贴片电容C11的另一端接地GND；时钟芯片U4的引脚3与主控芯片U8的引脚6相连；时钟芯片U4的引脚4接地GND；时钟芯片U4的引脚5与主控芯片U8的引脚93和电阻R5的一端相连，电阻R5的另一端接VDD；时钟芯片U4的引脚6与主控芯片U8的引脚92和电阻R4的一端相连，电阻R4的另一端接VDD；时钟芯片U4的引脚7与主控芯片U8的引脚91和电阻R3的一端相连，电阻R3的另一端接VDD；时钟芯片U4的引脚8与电源VDD和贴片电容C12的一端相连，贴片电容C12的另一端接地GND；所述的继电器电路包括两个继电器J1、J2，八个电阻R6、R7、 R8、 R9、 R10、 R11、 R12、 R13，八个电解电容C13、C14、C15、C16、C17、C18、C19、C20，四个二极管D4、D5、D6、D7，一个光耦芯片T1，一个八脚接插件P2；光耦芯片T1的15、13、11、9脚接地；继电器J1的引脚1与电解电容C13的正极和二极管D4的阴极相连，二极管D4的阴极与电阻R6的一端相连，电阻R6的另一端接电源VCC；电解电容C13的负极与电解电容C14的负极相连，电解电容C14的正极与二极管D4的阳极相连；继电器J1的引脚5与电解电容C14的正极和光耦芯片T1的引脚16相连，光耦芯片T1的引脚1与电阻R7的一端相连，电阻R7的另一端接电源VCC；光耦芯片T1的引脚2与主控芯片U8的引脚46相连；继电器J1的引脚6与电解电容C15的正极和二极管D5的阴极相连；电解电容C15的负极与电解电容C16的负极相连；电解电容C15的正极与电阻R8的一端相连，电阻R8的另一端接电源VCC；继电器J1的引脚10与电解电容C16的正极和二极管D5的阳极相连；二极管D5的阳极与光耦芯片T1的引脚14相连，光耦芯片T1的引脚3与电阻R9的一端相连，电阻R9的另一端接VCC；光耦芯片T1的引脚4与主控芯片U8的引脚45相连；继电器J2的引脚1与电解电容C17的正极和二极管D6的阴极相连，二极管D6的阴极与电阻R10的一端相连，电阻R10的另一端接电源VCC；电解电容C17的负极与电解电容C18的负极相连，电解电容C18的正极与二极管D6的阳极相连；继电器J2的引脚5与电解电容C18的正极和光耦芯片T1的引脚12相连，光耦芯片T1的引脚5与电阻R11的一端相连，电阻R11的另一端接电源VCC；光耦芯片T1的引脚6与主控芯片U8的引脚44相连；继电器J1的引脚6与电解电容C19的正极和二极管D7的阴极相连；电解电容C19的负极与电解电容C20的负极相连；电解电容C19的正极与电阻R12的一端相连，电阻R12的另一端接电源VCC；继电器J1的引脚10脚与电解电容C20的正极和二极管D7的阳极相连；二极管D7的阳极与光耦芯片T1的引脚10相连，光耦芯片T1的引脚7与电阻R13的一端相连，电阻R13的另一端接VCC；光耦芯片T1的引脚8与主控芯片U8的引脚43相连；继电器J1的引脚3、4、8、9分别与接插件P2的引脚1、2、3、4相连，继电器J2的引脚3、4、8、9分别与接插件P2的引脚5、6、7、8相连；所述的模拟信号采集转换电路包括电阻R14、R15、R16、R17、R18、R19、R20、R21、R22、R23、R24、R25、R26、R27、R28、R29、R30、R31 R32、R33、R34、R35、R36、R37，二极管D8、D9、D10、D11、D12、D13、D14、D15，电解电容C21、C22、C23、C24、C25、C26、C27、C28，瓷片电容C29、C30、C31、C32、C33、C34、C35、C36，一个10脚接插件P3；电阻R14的一端与接插件P3的引脚1相连，电阻R14的另一端接电阻R15和R16的一端，电阻R16的另一端接地；电阻R15的另一端与二极管D8的阴极和电解电容C21的正极相连，二极管D8的阳极和电解电容C21的负极接地；二极管D8的阴极与主控芯片U8的引脚24和瓷片电容C29的一端相连，瓷片电容C29的另一端接地；电阻R17的一端与接插件P3的引脚3相连，电阻R17的另一端接电阻R18和R19的一端，电阻R19的另一端接地；电阻R18的另一端与二极管D9的阴极和电解电容C22的正极相连，二极管D9的阳极和电解电容C22的负极接地；二极管D9的阴极与主控芯片U8的引脚29和瓷片电容C30的一端相连，瓷片电容C30的另一端接地；电阻R20的一端与接插件P3的引脚5相连，电阻R20的另一端接电阻R21和R22的一端，电阻R22的另一端接地；电阻R21的另一端与二极管D10的阴极和电解电容C23的正极相连，二极管D10的阳极和电解电容C23的负极接地；二极管D10的阴极与主控芯片U8的引脚15和瓷片电容C31的一端相连，瓷片电容C31的另一端接地；电阻R23的一端与接插件P3的引脚7相连，电阻R23的另一端接电阻R24和R25的一端，电阻R25的另一端接地；电阻R24的另一端与二极管D15的阴极和电解电容C24的正极相连，二极管D11的阳极和电解电容C24的负极接地；二极管D11的阴极与主控芯片U8的引脚16和瓷片电容C32的一端相连，瓷片电容C32的另一端接地；电阻R26的一端与接插件P3的引脚2相连，电阻R26的另一端接电阻R27和R28的一端，电阻R28的另一端接地；电阻R27的另一端与二极管D12的阴极和电解电容C25的正极相连，二极管D12的阳极和电解电容C25的负极接地；二极管D12的阴极与主控芯片U8的引脚17和瓷片电容C33的一端相连，瓷片电容C33的另一端接地；电阻R29的一端与接插件P3的引脚4相连，电阻R29的另一端接电阻R30和R31的一端，电阻R31的另一端接地；电阻R30的另一端与二极管D13的阴极和电解电容C26的正极相连，二极管D13的阳极和电解电容C26的负极接地；二极管D13的阴极与主控芯片U8的引脚18和瓷片电容C34的一端相连，瓷片电容C34的另一端接地；电阻R32的一端与接插件P3的引脚6相连，电阻R32的另一端接电阻R33和R34的一端，电阻R34的另一端接地；电阻R33的另一端与二极管D14的阴极和电解电容C27的正极相连，二极管D14的阳极和电解电容C27的负极接地；二极管D14的阴极与主控芯片U8的引脚33和瓷片电容C35的一端相连，瓷片电容C35的另一端接地；电阻R35的一端与接插件P3的引脚8相连，电阻R35的另一端接电阻R36和R37的一端，电阻R37的另一端接地；电阻R36的另一端与二极管D15的阴极和电解电容C28的正极相连，二极管D15的阳极和电解电容C28的负极接地；二极管D15的阴极与主控芯片U8的引脚34和瓷片电容C36的一端相连，瓷片电容C36的另一端接地；接插件P4的引脚9、10接地；所述的SD电路包括数据存储卡SD1，瓷片电容C37、C38、C39、C40、C41，电阻R38；数据存储卡SD1的引脚4与电压源VDD和电阻R38的一端相连，电阻R38的另一端与数据存储卡SD1的引脚9相连；数据存储卡SD1的引脚6、10接地GND；数据存储卡SD1的引脚2与瓷片电容C37的一端和主控芯片U8的引脚59相连，瓷片电容C37的另一端接地GND；数据存储卡SD1的引脚3与瓷片电容C38的一端和主控芯片U8的引脚32相连，瓷片电容C38的另一端接地GND；数据存储卡SD1的引脚5与瓷片电容C39的一端和主控芯片U8的引脚30相连，瓷片电容C39的另一端接地GND；数据存储卡SD1的引脚7与瓷片电容C40的一端和主控芯片U8的引脚31相连，瓷片电容C40的另一端接地GND；数据存储卡SD1的引脚9与瓷片电容C41的一端和主控芯片U8的引脚58相连，瓷片电容C41的另一端接地GND；数据存储卡SD1其他引脚悬空；所述的串口电路包括三个串口芯片U5、U6、U7，十六个瓷片电容C42、C43、C44、C45、C46、C47、C48、C49、C50、C51、C52、C53、C54、C55、C56、C57，十个TVS二极管D16、D17、D18、D19、D20、D21、D22、D23、D24、D25，十二个电阻R39、R40、R41、R42、R43、R44、R45、R46、R47、R48 、R49、R50，两脚接插件P4，20脚接插件P5；串口芯片U5的引脚8与电阻R39的一端相连，电阻R39的另一端与TVS二极管D16的一端和接插件P5引脚9相连，TVS二极管D16的另一端接地GND，接插件P5引脚9与瓷片电容C44的一端相连，瓷片电容C44的另一端接地；串口芯片U5的引脚7与电阻R40的一端相连，电阻R40的另一端与TVS二极管D17的一端和接插件P5引脚11相连，TVS二极管D17的另一端接地GND，接插件P5引脚11与瓷片电容C45的一端相连，瓷片电容C45的另一端接地；串口芯片U5的引脚13与电阻R41的一端相连，电阻R41的另一端与TVS二极管D18的一端和接插件P5引脚15相连，TVS二极管D18的另一端接地GND，接插件P5引脚15与瓷片电容C46的一端相连，瓷片电容C46的另一端接地；串口芯片U5的引脚14与电阻R42的一端相连，电阻R42的另一端与TVS二极管D19的一端和接插件P5引脚17相连，TVS二极管D19的另一端接地GND，接插件P5引脚17与瓷片电容C47的一端相连，瓷片电容C47的另一端接地；串口芯片U5的引脚15直接接地；串口芯片U5的引脚6与瓷片电容C42的一端相连，瓷片电容C12的另一端接地；串口芯片U5的引脚2接瓷片电容C43的一端，瓷片电容C43的另一端接串口芯片U5的引脚16；串口芯片U5的引脚16接电源VDD；串口芯片U5的引脚1与瓷片电容C49的一端相连，瓷片电容C49的另一端接串口芯片U5的引脚3；串口芯片U5的引脚4与瓷片电容C48的一端相连，瓷片电容C48的另一端接串口芯片U5的引脚5；串口芯片U5的引脚11与主控芯片U8的引脚47相连；串口芯片U5的引脚12与主控芯片U8的引脚48相连；串口芯片U5的引脚10与主控芯片U8的引脚25相连；串口芯片U5的引脚9与主控芯片U8的引脚26相连；串口芯片U6的引脚8与电阻R43的一端相连，电阻R43的另一端与TVS二极管D20的一端和接插件P5引脚4相连，TVS二极管D20的另一端接地GND，接插件P5引脚4与瓷片电容C52的一端相连，瓷片电容C52的另一端接地；串口芯片U6的引脚7与电阻R44的一端相连，电阻R44的另一端与TVS二极管D21的一端和接插件P5引脚6相连，TVS二极管D21的另一端接地GND，接插件P5引脚6与瓷片电容C53的一端相连，瓷片电容C53的另一端接地；串口芯片U6的引脚13与电阻R45的一端相连，电阻R45的另一端与TVS二极管D22的一端和接插件P5引脚10相连，TVS二极管D22的另一端接地GND，接插件P5引脚10与瓷片电容C54的一端相连，瓷片电容C54的另一端接地；串口芯片U6的引脚14与电阻R46的一端相连，电阻R46的另一端与TVS二极管D23的一端和接插件P5引脚12相连，TVS二极管D23的另一端接地GND，接插件P5引脚12与瓷片电容C55的一端相连，瓷片电容C55的另一端接地；串口芯片U6的引脚15直接接地；串口芯片U6的引脚6与瓷片电容C50的一端相连，瓷片电容C50的另一端接地；串口芯片U6的引脚2接瓷片电容C51的一端，瓷片电容C51的另一端接串口芯片U6的引脚16；串口芯片U6的引脚16接电源VDD；串口芯片U6的引脚1与瓷片电容C57的一端相连，瓷片电容C57的另一端接串口芯片U6的引脚3；串口芯片U6的引脚4与瓷片电容C56的一端相连，瓷片电容C56的另一端接串口芯片U6的引脚5；串口芯片U6的引脚11、12、10、9分别与主控芯片的引脚80、83、78、79相连；串口芯片U7的引脚1与主控芯片U8的引脚69相连，串口芯片U7的引脚4与主控芯片U8的引脚68相连；串口芯片U7的引脚2和引脚3与电阻R47的一端相连，电阻R47的另一端接地；串口芯片U7的引脚5接地；串口芯片U7的引脚7与电阻R49和电阻R50的一端相连，电阻R49的另一端与接插件P4的引脚2和TVS二极管D25的一端相连，TVS二极管D25的另一端接地；电阻R50的另一端与串口芯片U7的引脚6和电阻R48的一端相连，电阻R48的另一端与P4的引脚1和TVS二极管D24的一端相连，TVS二极管D24的另一端接地；串口芯片U7的引脚8接电源VCC；接插件P5的引脚1、7、13、19、2、8接地；接插件P5的引脚14、16接电源VDD，接插件P5的引脚18、20接电源VCC；所述的主控电路包括主控芯片U8，电阻R51、R52、R53，晶振Y2、Y3，电池BT1，瓷片电容C58、C59、C60、C61、C62、C63、C64、C65、C66、C67、C68、C69、C70、C70，二极管D26、D27，按键S1；主控芯片的引脚37与电阻R51的一端相连，电阻R51的另一端接地；主控芯片U8的引脚12与晶振Y2的一端和瓷片电容C58的一端相连，瓷片电容C58的另一端接地；晶振Y2的另一端与主控芯片U8的引脚13和瓷片电容C59的一端相连，瓷片电容C59的另一端接地；主控芯片U8的引脚8与晶振Y3的一端和瓷片电容C60的一端相连，瓷片电容C60的另一端接地；晶振Y3的另一端与主控芯片U8的引脚9和瓷片电容C61的一端相连，瓷片电容C61的另一端接地；主控芯片U8的引脚6与瓷片电容C62的一端和电池BT1的正极相连，瓷片电容C62的另一端和电池BT1的负极接地；主控芯片U8的引脚14与电阻R53的一端相连，电阻R53的另一端接电源VDD；主控芯片U8的引脚14与二极管D27的阳极相连，二极管D27的阴极与瓷片电容C68的一端和按键S1的一端相连，瓷片电容C68的另一端和按键S1的另一端接地GND；二极管D27的阴极与二极管D26的阳极相连，二极管D26的阴极接电源VDD；瓷片电容C63、C64、C65、C66的一端与电源VDD相连，瓷片电容C63、C64、C65、C66的另一端接地GND；主控芯片U8的引脚21接V_REF，V_REF与瓷片电容C69的一端相连，瓷片电容C69的另一端接地GND；主控芯片U8的引脚22与瓷片电容C70和C71的一端相连，瓷片电容C70和C71的另一端接地GND；主控芯片U8的引脚22接电源VDDA；主控芯片的引脚20与电阻R52的一端相连，电阻R52的另一端接地；主控芯片U8的引脚94、10、27、49、74、99、19接地；主控芯片U8的引脚11、28、50、75、100接电源VDD；所述的主控芯片U8的引脚46、45、44、43分别与光耦芯片T1的引脚2、4、6、8相连；主控芯片U8的引脚24、29、15、16、17、18、33、34分别与模拟信号采集电路中电解电容C21、C22、C23、C24、C25、C26、C27、C28的正极相连；主控芯片U8的引脚59、32、30、31、58分别与数据采集卡SD1的引脚2、3、5、7、9相连；主控芯片U8的引脚26、25、48、47分别与串口芯片U5的引脚9、10、12、11相连；主控芯片U8的引脚79、78、83、80分别与串口芯片U6的引脚9、10、12、11相连；主控芯片U8的引脚69、68分别与串口芯片U7的引脚1、3相连；主控芯片U8的引脚14接二极管D27的阳极；电源芯片U1采用美国国家半导体NS公司的LM2576‑5V，电源芯片U2采用SEMITECH公司的AMS1117，电源芯片U3采用TI公司的TL431ACD，时钟芯片U4采用Ramtron公司的FM3130，串口芯片U5、U6采用Maxium公司的MAX3232，串口芯片U7采用的Maxium公司MAX3485，主控芯片U8采用ST公司的STM32F103VBT6，光耦芯片T1采用Isocom Components公司的TIL193，继电器J1、J2采用OMRON公司的G6HK‑2‑100芯片。