发明名称 一种单线全双工的总线
摘要 本发明涉及一种全双工总线,特别是涉及一种单线全双工的总线。该单线全双工的总线,由接口电路A和接口电路B组成,其中接口电路A的端口P1和接口电路B的端口P2互相连接。接口电路A由如下部分组成:输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A。接口电路B由如下部分组成:输出电路缓冲器B,输出驱动电路B,输入电路B,输入电路缓冲器B以及时钟发生电路B。本发明的积极进步效果在于:本发明提供一种单线的全双工总线,是半导体芯片间全双工总线连接最少的解决方案,对节省芯片的引脚有积极的意义。
申请公布号 CN103605627A 申请公布日期 2014.02.26
申请号 CN201310640143.4 申请日期 2013.12.04
申请人 福建师范大学 发明人 赖会霞;张仕
分类号 G06F13/40(2006.01)I 主分类号 G06F13/40(2006.01)I
代理机构 福州元创专利商标代理有限公司 35100 代理人 蔡学俊;吴钦缘
主权项 一种单线全双工的总线,其特征在于其由接口电路A和接口电路B组成,接口电路A的端口P1和接口电路B的端口P2互相连接;所述的接口电路A由如下部分组成:输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A,其中,输出电路缓冲器A和输出驱动电路A相连接,输入电路A与输入电路缓冲器A连接,时钟发生电路A同时与输出电路缓冲器A、输出驱动电路A、输入电路A相连接,输出驱动电路A和输入电路A均连接至端口P1;所述的接口电路B由如下部分组成:输出电路缓冲器B,输出驱动电路B,输入电路B,输入电路缓冲器B以及时钟发生电路B,其中输出电路缓冲器B和输出驱动电路B相连接,输入电路B与输入电路缓冲器B相连接,时钟发生电路B同时与输出电路缓冲器B、输出驱动电路B、输入电路B相连接,输出驱动电路B和输入电路B均连接至端口P2。
地址 350108 福建省福州市闽侯县上街镇大学城福建师范大学科技处