一种高精度数字化的时域比较器

摘要

本发明公开了一种高精度数字化的时域比较器，包括：输入电路，与非门开关电路和输出电路，其中输入电路，含有：第一全差分输入信号（VINP）子电路、第二全差分输入信号（VINN）子电路、输入电路的反馈控制子电路，所述反馈控制电路在时钟信号控制下，根据输入的全差分输入信号相对大小，通过电容充放电的方法，在反馈回来的输出信号调控下，控制输出电压的电平，并通过电阻R_D将电容放电电流线性化，以达到耗更低，精度更高，抗干扰能力更强的目的。

主权项

1.一种高精度数字化的时域比较器，其特征在于含有：输入电路、与非门开关电路和输出电路，其中：输入电路，含有：第一全差分输入信号（VINP）子电路、第二全差分输入信号（VINN）子电路、输入电路的反馈控制子电路；其中：第一全差分输入信号（VINP）子电路，含有：两个PMOS管：第一PMOS管（M5）和第二PMOS管（M7）；三个NMOS管：第一NMOS管（M3）、第二NMOS管（M1）以及第三NMOS管（M9）；第一电容（C1），其中：第一PMOS管（M5）、第一NMOS管（M3）和第二NMOS管（M1）依次串联，第一PMOS管（M5）的栅极和第一NMOS管（M3）的栅极都输入时钟信号（CLK），第二NMOS管（M1）的栅极接所述第一全差分输入信号（VINP），第二PMOS管（M7）、第三NMOS管（M9）依次串联，该第二PMOS管（M7）的漏极、第三NMOS管（M9）的漏极相连后构成所述输入电路的第一输出端（Outp），第二PMOS管（M7）的栅极和所述第一PMOS管（M5）、第一NMOS管（M3）这两个MOS管的漏极相连后接第一电容（C1），而该第一电容（C1）的另一端接地，第三NMOS管（M9）的栅极接所述时钟信号（CLK）的反相信号而源极接地，第二全差分输入信号（VINN）子电路，含有：两个PMOS管：第三PMOS管（M6）和第四PMOS管（M8）；三个NMOS管：第四NMOS管（M4）、第五NMOS管（M2）以及第六NMOS管（M10）；第二电容（C2），其中：第三PMOS管(M6)、第四NMOS管（M4）以及第五NMOS管（M2）依次串联，第三PMOS管（M6）和第四NMOS管（M4）这两个MOS管的栅极相连后接所述时钟信号（CLK），第五NMOS管（M2）的栅极接所述第二全差分输入信号（VINN），第四PMOS管（M8）和第六NMOS管（M10）依次串联，该第四PMOS管（M8）的漏极、第六NMOS管（M10）的漏极相连后构成所述输入电路的第二输出端（Outn），第四PMOS管（M8）的栅极在与第三PMOS管（M6）、第四NMOS管（M4）这两个MOS管的漏极相连后接第二电容（C2），该第二电容（C2）的另一端接地，第六NMOS管（M10）的栅极接所述时钟信号（CLK）的反相信号而源极接地，所述第一PMOS管（M5）、第二PMOS管（M7）、第三PMOS管（M6）和第四PMOS管（M8）这四个PMOS管的源极都与电源电压（VDD）相连，输入电路的反馈控制子电路，含有：第一与门（AND1），第七NMOS管（M11）以及第一电阻（R_D），其中：第一与门（AND1）的第一输入端（G）为所述输入电路的反馈控制子电路的第一输入端，第一与门（AND1）的第二输入端（H）为所述输入电路的反馈控制子电路的第二输入端，第七NMOS管（M11）的栅极接第一与门（AND1）的输出，而该第七NMOS管（M11）的源极接第一电阻（R_D）的正端，而该第一电阻（R_D）的负端接地，第七NMOS管（M11）漏极和所述第二NMOS管（M1）、第五NMOS管（M2）这两个MOS管的源极相连，与非门开关电路，含有：第一与非门（X1）和第二与非门（X2），其中：第一与非门（X1）的第一输入端（Outp）为所述与非门开关电路第一输入端，第一与非门（X1）的第二输入端与所述第二与非门（X2）的输出端（H）相连，该输出端（H）构成所述与非门开关电路的第二输出端，第一与非门（X1）的第二输入端（Outn）为所述与非门开关电路第二输入端，第二与非门（X2）的第二个输入端与所述第一与非门（X1）的输出端（G）相连，该输出端（G）构成所述与非门开关电路的第一输出端，输出电路，含有：两个PMOS管：第五PMOS管（M12）和第六PMOS管（M14），两个NMOS管：第八NMOS管（M13）和第九NMOS管（M15），其中：第五PMOS管（M12）与第八NMOS管（M13）串联，且该第五PMOS管（M12）的栅极与第八NMOS管（M13）的栅极相连，构成所述输出电路的第一输入端（G），第五PMOS管（M12）的漏极与第八NMOS管（M13）的漏极相连后构成所述时域比较器的第一输出端（Out），而该第八NMOS管（M13）的源极接地，第六PMOS管（M14）与第九NMOS管（M15）串联，且该第六PMOS管（M14）的栅极与第九NMOS管（M15）的栅极相连，构成所述输出电路的第二输入端（H），第六PMOS管（M14）的漏极与所述第九NMOS管（M15）的漏极相连后构成所述时域比较器的第二输出端而第九NMOS管（M15）源极接地，第五PMOS管（M12）的源极与第二与非门（X2）的输出端（H）相连，第六PMOS管（M14）的源极与第一与非门（X1）的输出端（G）相连，所述第一与非门（X1）第一输入端（Outp）即为所述输入电路的第一输出端（Outp），第二与非门（X2）第一输入端（Outn）同时作为所述输入电路的第二输出端（Outn），所述输入电路的反馈控制子电路的第一输入端（G）、输出电路的第一输入端（G）即为所述与非门开关电路第一输出端（G），所述输入电路的反馈控制子电路的第二输入端（H）、输出电路的第二输入端（H）即为所述与非门开关电路第二输出端（H）。