发明名称 一种结调制型隧穿场效应晶体管及其制备方法
摘要 本发明公开了一种结调制型隧穿场效应晶体管及其制备方法,属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管利用垂直沟道区三面包围的高掺杂源区提供的PN结能有效耗尽沟道区,使得栅下表面沟道能带提高,当器件发生带带隧穿时能获得比传统TFET更陡的能带和更窄的隧穿势垒宽度,等效实现了陡直的隧穿结掺杂浓度梯度的效果,从而大幅提高传统TFET的亚阈特性并同时提升器件的导通电流。本发明在与现有的CMOS工艺兼容的条件下,一方面有效地抑制了器件的双极导通效应,同时能抑制小尺寸下源结边角处的寄生隧穿电流,能等效实现陡直的源结掺杂浓度的效果。
申请公布号 CN103594376A 申请公布日期 2014.02.19
申请号 CN201310552567.5 申请日期 2013.11.08
申请人 北京大学 发明人 黄如;黄芊芊;吴春蕾;王佳鑫;詹瞻;王阳元
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京万象新悦知识产权代理事务所(普通合伙) 11360 代理人 贾晓玲
主权项 一种隧穿场效应晶体管,包括一个半导体衬底(1)、一个垂直沟道区(2)、一个高掺杂源区(4)、一个低掺杂漏区(8)、一个栅介质层(5)和一个控制栅(6),以及与控制栅(6)相连的栅电极(9),与高掺杂源区(4)连接的源电极(10)和与低掺杂漏区(8)连接的漏电极(11),其特征在于,半导体衬底(1)的上方为垂直沟道区(2),垂直沟道区(2)呈长方体状;垂直沟道区(2)的下方一侧为栅介质层(5)和控制栅(6),其它侧面为高掺杂源区(4),低掺杂漏区(8)位于垂直沟道区(2)的顶端,低掺杂漏区(8)和控制栅(6)之间为隔离区(7),低掺杂漏区(8)和高掺杂源区(4)掺有不同掺杂类型的杂质,且低掺杂漏区(8)的掺杂浓度在5×1017cm‑3至1×1019cm‑3之间,高掺杂源区(4)的掺杂浓度在1×1019cm‑3至1×1021cm‑3之间。
地址 100871 北京市海淀区颐和园路5号