发明名称 |
垂直功率MOSFET晶体管及其形成方法 |
摘要 |
一种器件包括具有第一导电类型的半导体层,以及位于所述半导体层上方的第一体区和第二体区,其中所述第一体区和第二体区具有与第一导电类型相反的第二导电类型。具有所述第一导电类型的掺杂半导体区设置在第一体区和第二体区之间并且接触所述第一体区和所述第二体区。第一栅电极和第二栅电极设置在所述栅极介电层上方并且分别与所述第一体区和所述第二体区重叠。所述第一栅电极和所述第二栅电极通过间隔相互物理分离,并且电互连。第一栅电极和第二栅电极之间的间隔与掺杂半导体区重叠。所述器件进一步包括包含MOS的器件。本发明还公开了垂直功率MOSFET晶体管及其形成方法。 |
申请公布号 |
CN103594469A |
申请公布日期 |
2014.02.19 |
申请号 |
CN201210535885.6 |
申请日期 |
2012.12.12 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
伍震威;周学良;苏柏智;柳瑞兴 |
分类号 |
H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L21/8234(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L27/088(2006.01)I |
代理机构 |
北京德恒律治知识产权代理有限公司 11409 |
代理人 |
章社杲;孙征 |
主权项 |
一种器件,包括:具有第一导电类型的半导体层;位于所述半导体层上方的第一体区和第二体区,所述第一体区和所述第二体区具有与所述第一导电类型相反的第二导电类型;具有所述第一导电类型的掺杂半导体区,所述掺杂半导体区位于所述第一体区和所述第二体区之间并且接触所述第一体区和所述第二体区;位于所述第一体区和所述第二体区以及所述掺杂半导体区上方的栅极介电层;位于所述栅极介电层上方并且分别与所述第一体区和所述第二体区的第一栅电极和第二栅电极重叠,所述第一栅电极和所述第二栅电极通过间隔相互物理分离并且电互连,其中,所述间隔与所述掺杂半导体区重叠;以及位于所述半导体层的表面处的包含金属氧化物半导体(MOS)的器件,所述包含MOS的器件选自基本由高压(HV)N型MOS(HVNMOS)器件、低压(LV)N型MOS(LVNMOS)器件、LVP型MOS(LVPMOS)器件、HVP型MOS(HVPMOS)器件和它们的组合所组成的组。 |
地址 |
中国台湾新竹 |