| 发明名称 | 非易失性半导体存储装置 | ||
| 摘要 | 一种非易失性半导体存储装置，包括：存储单元晶体管；字线；行译码器；位线；读出放大器；第一位线钳位用晶体管，其串联连接在所述位线与所述读出放大器之间；第二位线钳位用晶体管，其与所述第一位线钳位用晶体管并联连接，电流驱动能力比所述第一位线钳位用晶体管高；以及位线控制电路，其在从所述位线的充电开始起预定的期间，以共同的栅电压使所述第一及第二位线钳位用晶体管导通，在经过了所述预定的期间后，仅使所述第二位线钳位用晶体管截止。 | ||
| 申请公布号 | CN102110471B | 申请公布日期 | 2014.02.12 |
| 申请号 | CN201010280638.7 | 申请日期 | 2010.09.10 |
| 申请人 | 株式会社东芝 | 发明人 | 本多泰彦 |
| 分类号 | G11C16/06(2006.01)I;G11C16/04(2006.01)I | 主分类号 | G11C16/06(2006.01)I |
| 代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 陈海红;段承恩 |
| 主权项 | 一种非易失性半导体存储装置，包括：能够进行数据的电重写的存储单元晶体管；与所述存储单元晶体管的栅连接的字线；向所述字线施加读出电压的行译码器；与所述存储单元晶体管的漏连接的位线；读出放大器，其经由所述位线判定所述存储单元晶体管的数据；第一位线钳位用晶体管，其串联连接在所述位线与所述读出放大器之间；第二位线钳位用晶体管，其与所述第一位线钳位用晶体管并联连接，电流驱动能力比所述第一位线钳位用晶体管的电流驱动能力高；以及位线控制电路，其在从所述位线的充电开始起预定的期间，以共同的栅电压使所述第一及第二位线钳位用晶体管导通，在经过了所述预定的期间后，仅使所述第二位线钳位用晶体管截止。 | ||
| 地址 | 日本东京都 | ||