测试模块、测试装置及测试方法

摘要

本发明公开了一种测试模块，其可抑制检索中的一致检测电路的并联数目，该测试模块包括：从输出响应被给予的测试图案的输出图案的被测试设备，检出作为规定的测试图案的响应而输出的规定图案的规定图案检出部；检出规定图案被检出的定时的定时检出部；根据定时检出部所检出的定时，调整输出图案的相位，使作为对测试图案的被测试设备显示的响应符合所期待的期待值图案的相位相位调整部。

主权项

一种测试模块，其特征在于包括：规定图案检出部，其从输出响应被给予的测试图案的输出图案的被测试设备，检出作为规定的测试图案的响应而输出的规定图案；定时检出部，其检出所述规定图案被检出的定时；相位调整部，其根据所述定时检出部所检出的定时，调整所述输出图案的相位，使作为对所述测试图案的所述被测试设备显示的响应符合所期待的期待值图案的相位；所述规定图案检出部包括：将所述输出图案的数据作为输入数据依次存储的输入数据存储部，所述输入数据存储部是级数相当于所述规定图案的长度的闩锁电路；检出所述输入数据存储部中存储的所述输入数据与所述规定图案一致的一致检出部，所述一致检出部是并联数相当于所述规定图案的长度的比较电路；依次存储所述一致检出部的检出结果的结果存储部。