发明名称 | 半导体结构的制造方法 | ||
摘要 | 本发明公开一种半导体结构的制造方法。提供具有晶胞区及周边区的基底。在晶胞区及周边区的基底上依序形成氧化材料层及第一导体材料层。进行一图案化步骤,以于晶胞区的基底上形成第一堆叠结构以及于周边区的基底上形成第二堆叠结构。于第一堆叠结构的侧壁上形成第一间隙壁以及于第二堆叠结构的侧壁上形成第二间隙壁。在第一堆叠结构两侧的基底中形成至少二第一掺杂区以及于第二堆叠结构两侧的基底中形成二第二掺杂区。至少于第一堆叠结构上形成介电层及第二导体层。晶胞区中的第一堆叠结构、介电层及第二导体层构成一电荷存储结构。 | ||
申请公布号 | CN103579121A | 申请公布日期 | 2014.02.12 |
申请号 | CN201210273265.X | 申请日期 | 2012.08.02 |
申请人 | 钜晶电子股份有限公司 | 发明人 | 徐震球;赖东明;薛凯安;黄铭德 |
分类号 | H01L21/8247(2006.01)I | 主分类号 | H01L21/8247(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 陈小雯 |
主权项 | 一种半导体结构的制造方法,包括:提供一基底,该基底具有晶胞区及逻辑电路区;在该晶胞区及该逻辑电路区的该基底上依序形成一氧化材料层及一第一导体材料层;进行一图案化步骤,以在该晶胞区的该基底上形成一第一堆叠结构以及在该逻辑电路区的该基底上形成一第二堆叠结构;在该第一堆叠结构的侧壁上形成一第一间隙壁以及于该第二堆叠结构的侧壁上形成一第二间隙壁;在该第一堆叠结构两侧的该基底中形成至少二第一掺杂区以及于该第二堆叠结构两侧的该基底中形成二第二掺杂区;以及至少于该第一堆叠结构上形成一介电层及一第二导体层,其中该晶胞区中的该第一堆叠结构、该介电层及该第二导体层构成一电荷存储结构,且该第二堆叠结构为一逻辑晶体管。 | ||
地址 | 中国台湾新竹科学工业园区 |