发明名称 支持计算机机群并行计算的半行通信处理器
摘要 可扩展计算机机群互连网络装置,特别是一种支持计算机机群并行通信处理器,它包括一个通信控制器、寄存器、通信状态寄存器、通信协议寄存器、硬件误码校验器、硬件故障寄存器和控制电路等组成,它具有多个处理结点接口,可同时组成多个通信通道,并且每个通信通道都有各自的通信缓冲区,各缓冲区包括独立的接收缓冲区和发送缓冲区,各缓冲区同时接收或发送数据。它突破了总线式通信网路式局限性,实现了网上多计算机并行通信。
申请公布号 CN1204090A 申请公布日期 1999.01.06
申请号 CN98114065.3 申请日期 1998.06.08
申请人 黑龙江大学 发明人 李建中;李金宝;孙文隽;陈庆奎
分类号 G06F15/163 主分类号 G06F15/163
代理机构 黑龙江省专利服务中心 代理人 李长春
主权项 1、一种支持计算机机群并行计算的并行通信处理器(HCP)安装于可扩展并行计算机机群系统的每个结点机的总线扩展槽上,它还包括通信缓冲区、处理结点接口、通信协议寄存器、控制器、状态寄存器,其特征在于:每个HCP具有多个处理结点接口,可同时组成多条通信通道,HCP的每个通信通道都有各自的通信缓冲区,各缓冲区都包括独立的接收缓冲区和发送缓冲区,各缓冲区可同时接收或发送数据HCP由八个模块组成,这八个模块分别是模块01、模块02、模块03、模块1、模块2、模块3、模块4和模块5,模块01包括一个通信控制器,模块02是寄存器模块,它包括通信状态寄存器,通信协议寄存器,硬件误码校验器,硬件故障寄存器和控制电路。模块01、02共同构成并行通信处理器的主控制电路,主控制电路负责各个模块的事务调度控制,硬件通信协议,错误处理,而通信数据传输采用可脱离通信控制器的硬件电路实现,模块03是宿主计算机接口,它提供并行通信处理器与宿主计算机之间的接口和数据通信协议,模块1、模块2、模块3、模块4和模块5是五个结构完全相同的数据传输模块,每个数据传输模块都由一个接收缓冲区、一个发送缓冲区、三个多位总线开关和一个多位并行I/O通信口等构成。发送缓冲区由发送总线通过数据缓冲器KF1-1、收发总线、缓冲器KP1-1、输出总线与通信端口Port相连,这是发送缓冲向通信端口Port输出数据的通路,发送缓冲区通过数据缓冲器ZK1与通信控制器相连,通过缓冲器KP1-2与多位总线相连,与接收缓冲区直接连接的总线称为接收总线,接收缓冲区通过数据缓冲器KS1-1、收发总线、缓冲器KP1-2、输出总线与通信端口Port相连,这是接收缓冲向通信端口Port输出数据的通路;接收缓冲区通过数据缓冲器KS1-2与多位总线相连,通过数据缓冲器ZK2与通信控制器相连,多位总线通过数据缓冲器KP1-2和输出总线相连也与通信口Port相连,发送总线、接收总线、多位总线和输出总线均为16位并行总线。通信控制器的控制线通过发送控制器与发送缓冲区,地址计数FS,结束控制FS以及数据缓冲器KF1-1、KF1-2、KP1-1、KP1-2相连,地址计数FS,结束控制FS共同提供发送缓冲区的自动增量式的16位地址;通信控制器的控制线通过接收控制器与接收缓冲区,地址计数JS,结束控制JS以及数据缓冲器KS1-1、KS1-2、KP1-1、KP1-2相连。宿主计算机通过缓冲器KSZ1和发送总线与发送缓冲区相连,这是宿主计算机与发送缓冲区的数据通路,宿主计算机通过缓冲器KSZ2和接收总线与接收缓冲区相连,它们共同构成宿主计算机通与接收缓冲区的数据通路。
地址 150080黑龙江省哈尔滨市南岗区学府路74号