发明名称 |
半导体器件及半导体器件的制造方法 |
摘要 |
根据公开的实施例的一种半导体器件的制造方法,包括:将第一杂质注入到半导体衬底的第一区域中;在所述半导体衬底上形成半导体层;在所述半导体层中和所述半导体衬底中形成沟槽;在所述沟槽中形成隔离绝缘膜;将第二杂质注入到所述半导体层的第二区域中;在所述第一区域中形成第一栅绝缘膜和第一栅电极;在所述第二区域中形成第二栅绝缘膜和第二栅电极;在所述第一栅电极的两侧形成第一源极区和第一漏极区,以及在所述第二栅电极的两侧形成第二源极区和第二漏极区。本发明能够有效地抑制杂质变化和驼峰这两者。 |
申请公布号 |
CN103579347A |
申请公布日期 |
2014.02.12 |
申请号 |
CN201310334571.4 |
申请日期 |
2013.08.02 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
藤田和司;江间泰示;堀充明;鸟居泰伸 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
张浴月;李玉锁 |
主权项 |
一种半导体器件的制造方法,包括:将第一杂质注入到包括第一区域和第二区域的半导体衬底的所述第一区域中;在所述半导体衬底的上表面上形成半导体层;在所述半导体层和所述半导体衬底中形成沟槽;在所述沟槽中形成元件隔离绝缘膜;将第二杂质注入到所述第二区域中的所述半导体层中;在所述第一区域中的所述半导体层上形成第一栅绝缘膜;在所述第二区域中的所述半导体层上形成第二栅绝缘膜;在所述第一栅绝缘膜上形成第一栅电极;在所述第二栅绝缘膜上形成第二栅电极;在所述第一栅电极的两侧的所述半导体层中形成第一源极区和第一漏极区,所述第一源极区和所述第一漏极区具有与所述第一杂质的导电类型相反的导电类型;以及在第二栅电极的两侧的所述半导体层中形成第二源极区和第二漏极区,所述第二源极区和所述第二漏极区具有与所述第二杂质的导电类型相反的导电类型。 |
地址 |
日本神奈川县横滨市 |