用于记忆体单元与其阵列免于穿通泄漏之操作方法

摘要

一种积体电路包含记忆体单元结构，其包含第一单元以及第二单元。第一单元在基板上包含第一储存结构以及第一闸极。第一闸极在第一储存结构上。第二单元在基板上包含第二储存结构以及第二闸极。第二闸极在第二储存结构上。第一闸极与第二闸极分离。第一掺杂区域邻近第一单元且耦接至第一源极。第二掺杂区域经组态处于基板内且邻近第二单元。第二掺杂区域耦接至第二源极。至少一第三掺杂区域处于所述第一单元与所述第二单元之间，其中所述第三掺杂区域为浮动的。