发明名称 经减少周期时间之制造厚膜电阻装置的方法
摘要 本发明提供一种形成如负载电阻器或一加热器之电阻装置的方法,其包括在一基板、一标靶、或一相邻功能层上形成一介电层,其中一种形态之该介电层界定出一单一层介电带体。该介电带体经过压力、温度与时间之单一预定周期积层至该基板、该标靶、或该相邻功能层上,且接着将一电阻层形成在该介电层上,并且将一保护层形成在该电阻层上方。
申请公布号 TWI425529 申请公布日期 2014.02.01
申请号 TW097127131 申请日期 2008.07.17
申请人 瓦特洛威电子制造公司 美国 发明人 帕瑞维特 安吉;伯鲁摩 罗杰;弗比斯 赖瑞
分类号 H01B5/14 主分类号 H01B5/14
代理机构 代理人 恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼
主权项
地址 美国