在多执行绪的微处理器中之跨执行绪的非循序指令之分派

摘要

在一个例如是绘图处理器之多执行绪的微处理器中之分派指令系不受限于该些执行绪之间的顺序。指令系被提取到一个指令缓冲器中，该指令缓冲器系被配置以储存来自每个执行绪的一个指令。一个分派电路系判断在该指令缓冲器中的哪些指令是备妥以执行，并且可发出任何备妥的指令用于执行。来自一个执行绪的指令可在来自另一个执行绪的指令之前被发出，而不论哪个指令是先被提取到该缓冲器中。一旦来自一特定的执行绪之一个指令已被发出，则该提取电路可以用来自该执行绪的下一个指令填入该可利用的缓冲器位置中。