用于提高平衡吞吐量数据路径架构上的FIR操作性能的新颖数据访问方法

摘要

本发明的实施例公开了一种用于提高平衡吞吐量数据路径架构上的FIR操作性能的新颖数据访问方法。公开一种用于通过使用修改型平衡数据结构和访问架构来实现涉及到乘法累加(MAC)操作的数字信号处理操作的装置和方法。这一架构维持如下数据路径，该数据路径连接一个地址生成单元、一个寄存器文件和一个MAC执行单元。寄存器文件具有单独的寄存器的分级分组组织，该组织减少存储器未对准所引起的冒泡周期。这一架构使用并行执行并且可以每个周期实现两个或者更多个MAC操作。

主权项

一种用于执行信号处理操作的装置，包括：系统存储器存储单元；地址生成器(AG)单元，功能上连接到所述系统存储器存储单元并且可操作用于通过具有多个数据宽度的数据总线从所述系统存储器存储单元接收数据并且向所述系统存储器存储单元写入数据；寄存器存储器阵列，功能上连接到所述AG并且可操作用于从所述AG接收数据并且向所述AG写入值，其中使用寄存器文件系统来存储所述寄存器存储器阵列中的所述数据；乘法累加(MAC)执行单元，功能上连接到所述寄存器文件系统并且可操作用于从所述寄存器存储器阵列接收并且向所述寄存器存储器阵列写入，并且将数据值配对相乘和相加并且向所述寄存器存储器阵列中的位置写入求和；其中在用于所述单独的寄存器存储器位置的分级方案中组织所述寄存器文件系统，其中将单独寄存器存储器位置配对组织成相应配对寄存器(PR)单元，并且将PR单元配对组织成相应分组寄存器(GR)单元；并且其中所述AG单元使用未对准地址布局(MAP)系统以通过将任何未对准数据地址与分组寄存器的中点对准将来自所述系统存储器存储单元的值放入所述寄存器。