| 发明名称 | 可减小过冲和抖动的时钟占空比校正电路及其控制方法 | ||
| 摘要 | 本发明涉及一种可减小过冲和抖动的时钟占空比校正电路及其控制方法，包括：第一DCC延迟链，用于接收第一时钟信号并生成第二时钟信号；第二DCC延迟链，用于接收第二时钟信号并生成第三时钟信号；DCC鉴相器，用于接收第一时钟信号和第三时钟信号并经过相位比较输出增加或减少延迟链长度的信号；DCC逻辑控制电路，用于接收增加或减少延迟链长度的信号并分别控制第一DCC延迟链或第二DCC延迟链。解决了现有的时钟占空比校正电路的控制方法存在过冲和抖动太大的技术问题，本发明将过冲和抖动均减小。 | ||
| 申请公布号 | CN103532523A | 申请公布日期 | 2014.01.22 |
| 申请号 | CN201310529918.0 | 申请日期 | 2013.10.30 |
| 申请人 | 西安华芯半导体有限公司 | 发明人 | 亚历山大;刘成 |
| 分类号 | H03K3/017(2006.01)I | 主分类号 | H03K3/017(2006.01)I |
| 代理机构 | 西安智邦专利商标代理有限公司 61211 | 代理人 | 张倩 |
| 主权项 | 一种可减小过冲和抖动的时钟占空比校正电路，其特征在于，包括：第一DCC延迟链，用于接收第一时钟信号并生成第二时钟信号；第二DCC延迟链，用于接收第二时钟信号并生成第三时钟信号；DCC鉴相器，用于接收第一时钟信号和第三时钟信号并经过相位比较输出增加或减少延迟链长度的信号；DCC逻辑控制电路，用于接收增加或减少延迟链长度的信号并分别控制第一DCC延迟链或第二DCC延迟链。 | ||
| 地址 | 710055 陕西省西安市高新6路38号腾飞创新中心A座4层 | ||