| 摘要 |
Устройство оценки вероятности ошибки на бит при кодировании с помощью бита четности, содержащее источник сообщений, кодер, модулятор, канал связи, демодулятор, декодер, получатель сообщений, блок вычисления оценки вероятности ошибки на бит, отличающееся тем, что введены первый сумматор, вход которого подключен ко второму выходу декодера, а выход соединен с входом блока накопления, выход которого подключен ко входу второго сумматора, выход которого соединен со входом делителя, при этом выход делителя подключен ко входу блока вычисления оценки вероятности ошибки на бит, при этом выход источника сообщений соединен со входом кодера, а выход канала связи соединен со входом демодулятора, первый выход декодера соединен со входом получателя сообщений. |
