发明名称 适用于积体电路电性测试之测试键与探针卡的连接架构
摘要 一种适用于积体电路电性测试之测试键与探针卡的连接架构,是利用节点电位对称性抵销探针卡寄生电容之低通滤波效应,以提高探针卡频率响应范围,该连接架构包括一探针卡(至少包含六支探针脚)、一测试键(至少包含一装置单元及六个测试焊垫),既可精确的量测高频讯号,达到制程所需的要求,且更不需提高环型振荡器的级数或是设计除频电路以求得较低的输出频率。因为,提高环型振荡器的级数或是设计除频电路,均会占用相当之积体电路空间,或是造成实际频率的误差。因此,本发明大大的改善了以往在量测高频讯号时,经常出现的高频讯号衰减的问题。
申请公布号 TW345713 申请公布日期 1998.11.21
申请号 TW086112563 申请日期 1997.09.02
申请人 联诚积体电路股份有限公司 发明人 叶盟林
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种适用于积体电路电性测试之测试键与探针卡的连接架构,其中该测试键至少包含一装置单元及六个测试焊垫;该装置单元至少包括一第一电源端、一第二电源端、一接地端及一输出端;该六个测试焊垫之水平排列依序为一第一测试焊垫、一第二测试焊垫、一第三测试焊垫、一第四测试焊垫、一第五测试焊垫及一第六测试焊垫;该第一电源端连接该第一测试焊垫,该第二电源端连接该第五测试焊垫,该接地端连接该第六测试焊垫,该输出端连接该第二测试焊垫、该第三测试焊垫及该第四测试焊垫;该探针卡至少包含六支探针脚,该六支探针脚之水平排列依序为一第一探针脚、一第二探针脚、一第三探针脚、一第四探针脚、一第五探针脚及一第六探针脚;该第一探针脚接触该第一测试焊垫,用以提供该第一电源给该装置单元;该第二探针脚接触该第二测试焊垫;该第三探针脚接触该第三测试焊垫,用以测试该装置单元的输出讯号;该第四探针脚接触该第四测试焊垫;该第五探针脚接触该第五测试焊垫,用以提供该第二电源给该装置单元;该第六探针脚接触该第六测试焊垫,用以提供该装置单元接地;该第二探针脚及该第四探针脚抵销与该第三探针脚间之寄生电容而形成开电路。2.如申请专利范围第1项所述之连接架构,其中该装置单元系包括一环型振荡器,可用于测试同一环境所形成之一实际电路的电气特性。3.如申请专利范围第2项所述之连接架构,其中该实际电路的电气特性系包括一电阻之电阻値。4.如申请专利范围第2项所述之连接架构,其中该实际电路的电气特性系包括一电容之电容値。5.如申请专利范围第2项所述之连接架构,其中该实际电路的电气特性系包括一电感之电感値。6.如申请专利范围第2项所述之连接架构,其中该实际电路的电气特性系包括该实际电路之频率响应。7.如申请专利范围第2项所述之连接架构,其中该实际电路的电气特性系包括一电晶体之电流与电压之曲线关系。8.如申请专利范围第1项所述之连接架构,该装置单元系包括一除频电路。9.如申请专利范围第1项所述之连接架构,该探针卡系一半导体测试机台之一输入/输出装置。图式简单说明:第一图是传统积体电路电性测试之测试键与探针卡的连接架构图。第二图是依照本发明一较佳实施例之含有假输出之积体电路电性测试之测试键与探针卡的连接架构图。
地址 新竹科学工业园区新竹巿力行二路三号