发明名称 窄的有源单元IE型沟槽栅极IGBT及其制造方法
摘要 本发明的实施例涉及窄的有源单元IE型沟槽栅极IGBT及其制造方法。在等宽有源单元IE型IGBT、宽有源单元IE型IGBT等中,有源单元区域在沟槽宽度方面等于无源单元区域,或者无源单元区域的沟槽宽度更窄。因此,相对易于确保击穿电压。然而,采用该结构,试图增强IE效应引起诸如结构复杂化之类的问题。本发明提供了一种窄的有源单元IE型IGBT,具有有源单元二维薄化结构,并且不具有用于接触的衬底沟槽。
申请公布号 CN103489905A 申请公布日期 2014.01.01
申请号 CN201310240332.2 申请日期 2013.06.09
申请人 瑞萨电子株式会社 发明人 松浦仁
分类号 H01L29/739(2006.01)I;H01L29/06(2006.01)I;H01L21/331(2006.01)I 主分类号 H01L29/739(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华;张宁
主权项 一种窄的有源单元IE型沟槽栅极IGBT,包括:(a)硅型半导体衬底,具有第一主表面和第二主表面;(b)IGBT单元区域,设置在所述硅型半导体衬底的所述第一主表面侧上;(c)多个线性有源单元区域和多个线性无源单元区域,设置在所述IGBT单元区域中;(d)多个有源区段和多个无源区段,沿着每个线性有源单元区域的纵向方向交替排列;(e)沟槽,设置在所述硅型半导体衬底的所述第一主表面中,并且在位于每个线性有源单元区域和每个线性无源单元区域之间的边界部分处;(f)栅极电极,经由绝缘膜设置在所述沟槽中;(g)发射极区域,具有第一导电类型,设置在所述硅型半导体衬底的第一主表面侧上的表面区域中,并且在每个有源区段的几乎整个区域之上;(h)本体接触区域,具有第二导电类型,设置在所述硅型半导体衬底的所述第一主表面侧上的表面区域中,并且在每个无源区段中;以及(i)金属发射极电极,设置在所述硅型半导体衬底的所述第一主表面之上,并且电耦合至所述发射极区域和所述本体接触区域。
地址 日本神奈川县