发明名称 |
控制移位分组数据的位校正的装置 |
摘要 |
本申请涉及控制移位分组数据的位校正的装置。提供一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中,本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中,这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。 |
申请公布号 |
CN103455304A |
申请公布日期 |
2013.12.18 |
申请号 |
CN201310087232.0 |
申请日期 |
1996.07.17 |
申请人 |
英特尔公司 |
发明人 |
L.M.门内梅尔;A.D.佩勒格;B.艾坦;W.维特;C.杜龙;M.米塔尔;A.F.格卢;E.科瓦施;Y.雅里 |
分类号 |
G06F7/57(2006.01)I;G06F7/544(2006.01)I;G06F7/60(2006.01)I;G06F9/30(2006.01)I;G06F15/78(2006.01)I |
主分类号 |
G06F7/57(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
朱海煜 |
主权项 |
一种处理器,包括:解码器,用于对处理器指令进行解码,所述处理器指令包括一个或多个分解指令、一个或多个分组加法指令、一个或多个分组减法指令、一个或多个分组比较指令和一个或多个分组算术移位指令;寄存器文件,用于存储第一源数据和第二源数据,所述第一和和第二源数据包括分组数据,每个分组数据包括多个数据元素;以及一个或多个执行单元,用于响应于所述处理器接收所述处理器指令而生成结果分组数据,其中,基于接收的所述一个或多个分解类型指令之一,所述结果分组数据包括来自所述第一源数据的数据元素与来自所述第二源数据的数据元素中的对应数据元素的交错;其中,基于接收的所述一个或多个分组加法指令之一,所述结果分组数据包括,作为单独结果元素,所述第一源数据的各个数据元素与所述第二源数据的对应数据元素的相加;其中,基于接收的所述一个或多个分组减法指令之一,所述结果分组数据包括,作为单独结果元素,从所述第一源数据的对应数据元素中减去所述第二源数据的各个数据元素;其中,基于接收的所述一个或多个分组比较指令之一,所述结果分组数据包括作为单独结果元素的多个位,所述多个位在所述第一分组数据中的数据元素与所述第二分组数据中的对应数据元素的对应比较为真时均具有第一值,以及在所述比较为假时均具有第二值;以及其中,基于接收的所述一个或多个分组移位指令之一,所述结果分组数据包括,作为单独结果元素,基于所述第二源数据的对应的数据元素移位的所述第一源数据的各个数据元素。 |
地址 |
美国加利福尼亚州 |