基于DAC技术的新型软启动电路及软启动方法

摘要

本发明公开了一种基于DAC技术的新型软启动电路及软启动方法，软启动电路包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块。本发明基于DAC技术，通过采用一种时钟产生模块，生成了上升趋势由缓到陡、再由陡到缓的软启动电压。本发明的数字部分电路静态电流为零，整体功耗控制在2nW以内，大大节省能源，顺应发展需要。本发明在软启动过程中将电感电流上电过冲抑制在1.3A以内，满足系统要求；输出电压上升过程稳定，避免了震荡的出现，快速而稳定的达到需要的电压值；并且最大程度的缩短了电源管理IC在启动阶段的响应时间，将其控制在200μs左右。大大提高了整个系统的响应速度，使电路更加适应高速度的工作环境。

主权项

一种基于DAC技术的新型软启动电路，其特征在于：包括时钟产生模块、数字信号产生器、二进制开关、R‑2R梯形电阻网络以及软启动结束控制模块；所述的数字信号产生器与时钟产生模块、二进制开关和软启动结束控制模块相连；所述的时钟产生模块与数字信号产生器相连接；所述的二进制开关与数字信号产生器、R‑2R梯形电阻网络相连；所述的R‑2R梯形电阻网络与二进制开关相连；所述的软启动结束控制模块与数字信号产生器相连；所述的时钟产生模块包括输入端口CLK端、Res端、Control1端、Control2端、Control3端以及输出端口New‑typ e Clock端，其中Control1端、Control2端、Control3端分别与数字信号产生器中D触发器D05、D06、D07的Q端相连，New‑type Clock端与数字信号产生器中fs1端相连，所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Control1、Control2、Control3的控制下，将输入的具有一定频率的时钟信号CLK在启动阶段的不同时间段内，转化成频率随启动阶段不同而不同的时钟信号New‑type Clock，输入到数字信号产生模块的fs1端。