屏蔽的共面线

摘要

本发明公开了一种屏蔽的共面线。在一个实施例中公开了一种用于在半导体衬底中制造包括贯穿通路和共面线的集成电路的方法，该方法包括以下步骤：形成有源部件和一组前金属化级；从衬底的后表面同时蚀刻贯穿通孔和穿过衬底的高度的至少50％的沟槽；用导电材料涂覆孔的和沟槽的壁和底部；以及用绝缘填充材料填充孔和沟槽；以及在沟槽前面并且与沟槽平行形成在衬底的后表面上延伸的共面线，从而共面线的侧部导体电连接到涂覆沟槽的壁的导电材料。

主权项

一种方法，包括：在具有厚度的半导体衬底的前表面中形成有源部件；在所述半导体衬底的所述前表面上形成包括绝缘部分和在所述绝缘部分中形成的导电部分的一组前金属化级；从所述衬底的后表面蚀刻第一孔和第二孔，所述第一孔和第二孔中的每个孔具有壁和底部并且穿过所述衬底的厚度的至少50％向所述衬底中延伸；用导电材料涂覆所述第一孔和第二孔的所述壁和所述底部；以及用绝缘材料填充所述第一孔和第二孔；以及形成位于所述衬底的所述后表面之上的共面线，所述共面线具有位于所述第二孔前面的中心导体和与涂敷所述第二孔的所述壁的所述导电材料电耦合的侧部导体。