发明名称 | 半导体装置 | ||
摘要 | 用于衬底电位的区域由相对于栅极电极在沟道长度方向上一个位置的n型阱形成,并且该位置设在沟道宽度方向上的漏极区域之间。n型接触区域具有的n型杂质浓度高于在该区域中提供的杂质浓度。接触区域设置为以一定的距离远离漏极区域以在该区域和漏极区域之间获得希望的PN结的击穿电压。 | ||
申请公布号 | CN103430316A | 申请公布日期 | 2013.12.04 |
申请号 | CN201280013542.1 | 申请日期 | 2012.03.12 |
申请人 | 株式会社理光 | 发明人 | 大塚正也 |
分类号 | H01L29/78(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 焦玉恒 |
主权项 | 一种半导体装置,包括:MOS晶体管,具有,第二导电类型的源极区域和第二导电类型的漏极区域,彼此隔离且形成在第一导电类型的半导体层上;第一导电类型的沟道区域,形成在该半导体层中的一位置,并位于该源极区域和该漏极区域之间;以及栅极电极,形成在该沟道区域上,在该栅极电极和该沟道区域之间具有栅极绝缘体膜;该第一导电类型的用于衬底电位的区域,形成在该半导体层的相对于该栅极电极在该沟道长度方向上的另一个位置,该位置设在该沟道宽度的方向上在该源极区域或该漏极区域之间;以及该第一导电类型的用于衬底电位的接触区域,形成在用于衬底电位的区域中,其第一导电类型的杂质浓度高于用于衬底电位的区域的杂质浓度,其中该接触区域设置在该用于衬底电位的区域中且以一定的距离远离该源极区域或该漏极区域,以在该用于衬底电位的区域和该源极区域或该漏极区域之间获得希望的PN结的击穿电压。 | ||
地址 | 日本东京都 |