金属氧化物半导体晶体管基准电压源

摘要

本发明涉及集成电路设计领域。本发明公开了一种金属氧化物半导体晶体管基准电压源，其电路结构包括：8个NMOS管（MN1～MN8）和14个PMOS管（MP1～MP14），整个电路中没有电阻和BJT。本发明利用正温度系数电压和阈值电压的叠加，产生基准电压。通过选择合适的金属氧化物半导体晶体管结构尺寸，降低基准电压的温度系数。本发明无需双极性晶体管和电阻等器件，具有结构简单、功耗较小，节约芯片面积，与CMOS工艺完全兼容的优点。本发明减小了衬底噪声耦合的影响，并且由于部分支路工作在亚阈值工作区，减小了功耗。

主权项

金属氧化物半导体晶体管基准电压源，其特征在于，包括：八只NMOS管和十四只PMOS管，具体连接关系如下：第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管、第七PMOS管、第九PMOS管以及第十一PMOS管的源端接电源电压；第一PMOS管的栅端、第一NMOS管的源端与漏端、第二NMOS管的源端、第三NMOS管的源端与漏端、第四NMOS管的源端、第五NMOS管的源端、第七NMOS管的源端、第十三PMOS管的漏端以及第八NMOS管的源端均接地电位；第一PMOS管的漏端、第二PMOS管的栅端均与第一NMOS管的栅端相连接；第二NMOS管、第四NMOS管、第五NMOS管以及第八NMOS管的栅端以及第二NMOS管和第四PMOS管的漏端均与第二PMOS管的漏端相连接；第三PMOS管的栅端和漏端均与第四PMOS管的源端相连接；第四PMOS管的栅端、第三NMOS管的栅端、第五NMOS管的漏端均与第八PMOS管的漏端相连接；第五PMOS管的漏端与第六PMOS管的源端相连接；第五PMOS管的栅端、第六PMOS管的栅端和漏端以及第四NMOS管的漏端均与第八PMOS管的栅端相连接；第七PMOS管的栅端和漏端、第九PMOS管的栅端以及第十一PMOS管的栅端均与第八PMOS管的源端相连接；第九PMOS管的漏端与第十PMOS管的源端相连接；第十一PMOS管的漏端与第十二PMOS管的源端相连接；第十PMOS管的漏端、第六NMOS管的栅端和漏端均与第七NMOS管的栅端相连接；第六NMOS管的源端、第七NMOS管的漏端均与第十三PMOS管的栅端相连接；第十三PMOS管和第十四PMOS管的源端均与第十二PMOS管的漏端相连接；第十四PMOS管的栅端与漏端以及第八NMOS管的漏端均与输出端相连接。